<strike id="escck"></strike>
Lattice公司的A VERILOG HDL Test Bench Primer應用手冊
標簽： Lattice VERILOG Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
八位的偽隨機數產生的VERILOG文件linear-feedback-shift-register
標簽： linear-feedback-shift-register VERILOG 偽隨機
上傳用戶：fandeshun
硬件uart源程序VERILOG HDL，即相關文檔
標簽： VERILOG uart HDL 硬件
上傳用戶：pompey
VERILOG語言建模資料，從網上整理的，
標簽： VERILOG 語言建模
上傳時間： 2014-01-05
上傳用戶：zhuimenghuadie
VERILOG HDL 程序 雙路脈沖發生器的代碼 包含了鍵盤控制，LED顯示，脈沖發生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.com
標簽： VERILOG HDL 程序 代碼
上傳時間： 2015-04-26
上傳用戶：wpt
一些很實用的VERILOG源程序，是初學者的好棒手，希望能給需要的人一點幫助，請支持一下。
標簽： VERILOG 源程序
上傳時間： 2014-01-25
上傳用戶：lepoke
uart d的VERILOG 程序，可以實現普通串口功能
標簽： VERILOG uart 程序
上傳時間： 2013-12-29
上傳用戶：lhc9102
用VERILOG語言在fpga中實現fifo功能！
標簽： VERILOG fpga fifo 語言
上傳時間： 2015-05-02
上傳用戶：epson850
用cpld實現曼徹斯特編碼 用VERILOG HDL進行曼徹斯特編碼，用于通信中
標簽： VERILOG cpld HDL 曼徹斯特編碼
上傳用戶：chenbhdt
異步FIFO控制器的設計 主要用于異步先進先出控制器的設計。 所用語言VERILOG HDL.
標簽： VERILOG FIFO HDL 控制器
上傳時間： 2014-11-05
上傳用戶：bjgaofei
蟲蟲下載站版權所有 京ICP備2021023401號-1
