精品国产乱码久久久久酒店,精品国产影院,久久国产精品免费精品3p

VERILOG

VERILOGHDL是一種硬件描述語言，以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。VERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發。兩種HDL均為IEEE標準。[1]

我用過的VERILOG hdl寫的SDRAM core源程序,經過測試應用

我用過的VERILOG hdl寫的SDRAM core源程序,經過測試應用

標簽： VERILOG SDRAM core hdl

上傳時間： 2015-03-31

上傳用戶：15071087253
This free cpu-ip! use VERILOG

This free cpu-ip! use VERILOG

標簽： VERILOG cpu-ip This free

上傳時間： 2015-04-02

上傳用戶：lz4v4
基于FPGA的16點FFT快速傅立葉變換的VERILOG源代碼。

基于FPGA的16點FFT快速傅立葉變換的VERILOG源代碼。

標簽： VERILOG FPGA FFT 傅立葉變換

上傳時間： 2015-04-02

上傳用戶：aysyzxzm
VERILOG HDL硬件描述語言的教程

VERILOG HDL硬件描述語言的教程

標簽： VERILOG HDL 硬件描述語言教程

上傳時間： 2015-04-04

上傳用戶：lnnn30
8051的VERILOG

8051的VERILOG

標簽： VERILOG 8051

上傳時間： 2013-12-09

上傳用戶：498732662
VERILOG的源代碼。給出來常用的一些例程

VERILOG的源代碼。給出來常用的一些例程，對于VERILOG的使用和學習都有很大的幫助作用。

標簽： VERILOG 源代碼

上傳時間： 2013-12-28

上傳用戶：lhc9102
用VERILOG寫的CORDIC算法實現

用VERILOG寫的CORDIC算法實現，很適合做超越函數的運算。通常用于實現正弦乘法，或者坐標變換。

標簽： VERILOG CORDIC 算法

上傳時間： 2014-11-03

上傳用戶：it男一枚
VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： VERILOG FPGA 代碼經驗

上傳時間： 2015-04-07

上傳用戶：bruce
VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： VERILOG FPGA 代碼經驗

上傳時間： 2013-12-25

上傳用戶：PresidentHuang
VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： VERILOG FPGA 代碼經驗

上傳時間： 2015-04-07

上傳用戶：498732662

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG

我用過的VERILOG hdl寫的SDRAM core源程序,經過測試應用

This free cpu-ip! use VERILOG

基于FPGA的16點FFT快速傅立葉變換的VERILOG源代碼。

VERILOG HDL硬件描述語言的教程

8051的VERILOG

VERILOG的源代碼。給出來常用的一些例程

用VERILOG寫的CORDIC算法實現

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

VERILOG 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.