D觸發器的設計 主要用在時序電路中。 所用語言為VERILOG HDL.
標簽： VERILOG HDL D觸發器 時序電路
上傳時間： 2014-06-23
上傳用戶：ywqaxiwang
用一位全加器組成四位全加器. 所用語言是VERILOG HDL. 主要用在加法器的設計中。
標簽： VERILOG HDL 全加器 語言
上傳時間： 2015-05-02
上傳用戶：zukfu
指令譯碼電路的設計。 主要用在數字電路的設計中。 所用語言為VERILOG HDL.
標簽： VERILOG HDL 指令 譯碼電路
上傳用戶：h886166
VERILOG 的交通燈的例子。源代碼中有詳細的注釋。
標簽： VERILOG 交通燈 源代碼
上傳時間： 2014-11-15
上傳用戶：ve3344
這些是VERILOG的開發實例,僅供參考.實例1
標簽： VERILOG 開發實例
上傳時間： 2014-02-15
上傳用戶：yuchunhai1990
這些是VERILOG編程實例2,僅供參考
標簽： VERILOG 編程實例
上傳時間： 2015-05-04
上傳用戶：songnanhua
這些是VERILOG編程實例3,僅供參考
上傳時間： 2014-08-18
上傳用戶：libinxny
這些是VERILOG編程實例4,僅供參考
上傳時間： 2014-03-10
上傳用戶：zhenyushaw
這些是VERILOG編程實例5,僅供參考
上傳用戶：hfmm633
11,13,16位超前進位加法器的VERILOG HDL源代碼。
標簽： VERILOG HDL 11 13
上傳時間： 2013-12-28
上傳用戶：ouyangtongze
蟲蟲下載站版權所有 京ICP備2021023401號-1
