vhdl語言入門設計
標簽： VHDL 語言 數字邏輯 電路設計
上傳時間： 2013-11-05
上傳用戶：YYRR
首先介紹了采用直接數字頻率合成（DDS）技術的正弦信號發生器的基本原理和采用FPGA實現DDS信號發生器的基本方法，然后結合DDS的原理分析了采用DDS方法實現的正弦信號發生器的優缺點，其中重點分析了幅度量化雜散產生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調的特點，重點提出了基于FPGA實現的DDS正弦信號發生器的兩種改進方法，經過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
標簽： FPGA DDS 雜散分析
上傳時間： 2013-10-09
上傳用戶：ssj927211
EDA技術與VHDL程序設計基礎教程
標簽： VHDL EDA 程序設計
上傳時間： 2013-10-18
上傳用戶：stst
時序分析的好資料
標簽： 時序分析
上傳時間： 2013-11-07
上傳用戶：hustfanenze
信號完整性 分析 新手入門知識
標簽： 信號完整性 分
上傳用戶：wanqunsheng
EDA技術實用教程VHDL版本課件
標簽： VHDL EDA 實用教程 版本
上傳時間： 2013-11-22
上傳用戶：iswlkje
VHDL語言
標簽： VHDl 實用教程
上傳用戶：kelimu
altera FPGA/CPLD高級篇(VHDL源代碼)
標簽： altera FPGA CPLD VHDL
上傳時間： 2014-12-28
上傳用戶：15527161163
本資料是關于基于Quartus II FPGA/CPLD數字系統設計實例（VHDL源代碼文件），需要的可以自己下載。
標簽： Quartus FPGA CPLD VHDL
上傳時間： 2013-10-13
上傳用戶：caiiicc
vhdl版的1602程序。
標簽： vhdl 1602 LCD 程序
上傳用戶：icarus
蟲蟲下載站版權所有 京ICP備2021023401號-1
