色偷偷888欧美精品久久久,国产经典一区,亚洲免费av网站

VIRTEX-IIPro

MP3音頻編解碼運算中IMDCT算法研究及其FPGA實現.rar

近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。

標簽： IMDCT FPGA MP3

上傳時間： 2013-05-31

上傳用戶：Minly
H.264幀內預測算法優化及幾個重要模塊的FPGA實現.rar

H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。

標簽： FPGA 264 幀內預測

上傳時間： 2013-06-13

上傳用戶：夜月十二橋
基于FPGA的JPEG壓縮編碼的研究與實現.rar

隨著移動終端、多媒體、通信、圖像掃描技術的發展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數據的存儲和傳輸至關重要。同時， FPGA單片規模的不斷擴大，在FPGA芯片內實現復雜的數字信號處理系統也成為現實，因此采用FPGA實現圖像壓縮已成為一種必然趨勢。JPEG靜態圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現，具有廣闊的應用背景。論文從實際工程應用出發，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規劃過程中，采用SOC的設計思想，給出整個系統的內部結構、層次劃分，對各個模塊的HDL實現進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優化，提高了速度，減少占用過多的片內資源。設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優的狀態，能夠滿足一般圖像壓縮的要求。整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統中去，具有一定的使用價值。

標簽： FPGA JPEG 壓縮編碼

上傳時間： 2013-04-24

上傳用戶：nairui21
基于FPGA的圖像壓縮系統的設計與實現.rar

隨著信息技術和計算機技術的飛速發展，數字信號處理已經逐漸發展成一門關鍵的技術科學。圖像處理作為一種重要的現代技術，己經在通信、航空航天、遙感遙測、生物醫學、軍事、信息安全等領域得到廣泛的應用。圖像處理特別是高分辨率圖像實時處理的實現技術對相關領域的發展具有深遠意義。另外，現場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結合，大大變革了電子系統的設計方法，加速了系統的設計進程，為圖像壓縮系統的實現提供了硬件支持和軟件保障。本文主要包括以下幾個方面的內容： (1)結合某工程的具體需求，設計了一種基于FPGA的圖像壓縮系統，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設計并實現了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構建了圖像壓縮系統的測試平臺，對實現的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。

標簽： FPGA 圖像壓縮系統

上傳時間： 2013-04-24

上傳用戶：a3318966
基于FPGA的FFT設計與實現.rar

隨著數字電子技術的發展，數字信號處理技術廣泛應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換FFT作為數字信號處理的核心技術之一，使離散傅里葉變換的運算時間縮短了幾個數量級。現場可編程門陣列FPGA是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用，使電子設計的規模和集成度不斷提高，同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。本文主要研究如何利用FPGA實現FFT處理器，包括算法選取、算法驗證、系統結構設計、各個模塊設計、FPGA實現和測試整個流程。設計采用基－2按時間抽取算法，以XILINX公司提供的ISE6.1為軟件平臺，利用Verilog HDL描述的方式實現了512點16bits復數塊浮點結構的FFT系統，并以FPGA芯片VirtexⅡXC2V1000為硬件平臺，進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度，運算速度可以滿足一般實時信號處理的要求。

標簽： FPGA FFT

上傳時間： 2013-04-24

上傳用戶：lwwhust
基于FPGA的磁盤陣列控制器的硬件設計與實現.rar

隨著存儲技術的迅速發展，存儲業務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統提供的軟件實現磁盤冗余陣列功能，對系統資源利用率高，節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統資源占用率低，可移植性好。分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現RAID控制器硬件設計，完成磁盤陣列啟動、數據緩存（Cache）以及數據XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統設計方案：獨立微處理器和較大容量的內存；實現RAID級別遷移，在線容量擴展，在線數據熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統，成為磁盤陣列的調試平臺。隨著集成電路的發展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。

標簽： FPGA 磁盤陣列控制器

上傳時間： 2013-04-24

上傳用戶：jeffery
RS編譯碼器的設計與FPGA實現

Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。

標簽： FPGA RS編譯碼

上傳時間： 2013-06-11

上傳用戶：奇奇奔奔
基于FPGA的高速高階FIR濾波器設計

　　隨著雷達、圖像、通信等領域對信號高速處理的要求，研究人員正尋求高速的數字信號處理算法，以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA，等等。　　本文研究了時域FPGA上實現高速高階FIR數字濾波器結構，并實現了高壓縮比的LFM脈沖信號的匹配濾波。文章根據FIR數字濾波器理論，分析比較實現了FIR濾波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上設計了高速高階FIR濾波器。并詳細進行了分析；設計出了一個256階的線性調頻脈沖壓縮信號的匹配濾波器設計實例，并用ModelSim軟件進行了仿真。

標簽： FPGA FIR 濾波器設計

上傳時間： 2013-07-18

上傳用戶：yt1993410
基于FPGA的8051 IP核的設計

本文探索了自主系統CPU設計方法和經驗，同時對80C51產品進行了必要的改進。文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關EDA軟件平臺的支持下進行基于FPGA的8051芯片的設計。在已公開的8051源代碼的基礎上，對其中的程序存儲器、指令存儲器做了較大幅度的修改，增加了定時器、串行收發器的軟件編寫，VerilogHDL語句共6000余行(見附錄光盤)。在設計中筆者特別的注意了源代碼中組合邏輯循環的去除，時序設計中合理確定建立時間和保持時間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發器的下載實驗驗證了該模塊頻率的提高。對設計高頻CPU提供了有益的借鑒。本文利用Modelsim進行了功能仿真和后仿真，利用Synplify進行了綜合，仿真和綜合結果達到了設計的預期要求，并為下載和組成系統作了準備工作(設計了外圍電路的PCB板圖)。

標簽： FPGA 8051 IP核

上傳時間： 2013-06-28

上傳用戶：梧桐
MIMO-GMC系統中Turbo譯碼器的設計及FPGA實現

Turbo碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。Turbo碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似內燃機引擎廢氣反復利用的機理進行迭代譯碼以反復利用有效信息流，從而獲得卓越的糾錯能力。計算機仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優越，而且具有很強的抗衰落、抗干擾能力，當交織長度足夠長時，其糾錯性能接近香農極限。 FPGA(FieldProgrammableGateArray)，即現場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。FPGA技術具有大規模、高集成度、高可靠性、設計周期短、投資小、靈活性強等優點，逐步成為復雜數字硬件電路設計的理想選擇。本論文以東南大學移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統的迭代接收機中所采用的外信息保留和聯合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設計。整個譯碼器模塊的設計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現。

標簽： MIMO-GMC Turbo FPGA

上傳時間： 2013-04-24

上傳用戶：shanml