比較完善的CRC編碼VeRILogHDL描述
標簽： VeRILogHDL CRC 比較 編碼
上傳時間： 2015-06-24
上傳用戶：wangdean1101
帶音樂功能的跑表VeRILogHDL描述
標簽： VeRILogHDL 跑表
上傳用戶：lizhen9880
各種門電路模型的VeRILogHDL描述
標簽： VeRILogHDL 門電路 模型
上傳時間： 2014-02-16
上傳用戶：lifangyuan12
各種解碼譯碼電路模型的VeRILogHDL描述
標簽： VeRILogHDL 解碼 模型 譯碼電路
上傳用戶：q123321
精通VeRILogHDL：IC設(shè)計核心技術(shù)實例詳解
標簽： VeRILogHDL IC設(shè)計 核心技術(shù)
上傳時間： 2014-11-15
上傳用戶：海陸空653
VeRILogHDL.自動增益控制模塊中產(chǎn)生控制電壓的部分
標簽： VeRILogHDL 自動增益 控制模塊 分
上傳時間： 2015-07-08
上傳用戶：牛布牛
FPGA EP2C5 VGA 使用VeRILogHDL
標簽： VeRILogHDL EP2C5 FPGA VGA
上傳時間： 2015-07-13
上傳用戶：jennyzai
用VeRILogHDL編寫的，一個占空比為50％的6分頻電路
標簽： VeRILogHDL 編寫
上傳時間： 2014-01-08
上傳用戶：lixinxiang
一個用VeRILogHDL語言編寫的多路解復(fù)用器
標簽： VeRILogHDL 語言 編寫 多路
上傳時間： 2013-12-16
上傳用戶：yph853211
一個用VeRILogHDL語言編寫的模6的二進制計數(shù)器
標簽： VeRILogHDL 語言 編寫 模
上傳時間： 2015-07-22
上傳用戶：sjyy1001
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
