VeRILogHDL_advanced_digital_design_code_Ch10 VeRILogHDL高級數(shù)字設(shè)計源碼Ch10
標(biāo)簽： VeRILogHDL_advanced_digital_desig VeRILogHDL n_code_Ch 10
上傳時間： 2016-02-13
上傳用戶：Divine
VeRILogHDL_advanced_digital_design_code_Ch11 VeRILogHDL高級數(shù)字設(shè)計源碼Ch
標(biāo)簽： VeRILogHDL_advanced_digital_desig VeRILogHDL n_code_Ch 11
上傳用戶：shizhanincc
VeRILogHDL_advanced_digital_design_code_Clock_generator VeRILogHDL高級數(shù)字設(shè)計源碼Clock_generator
標(biāo)簽： VeRILogHDL_advanced_digital_desig n_code_Clock_generator Clock_generator Verilog
上傳用戶：yt1993410
使用VeRILogHDL語言實現(xiàn)硬件的開發(fā)模擬，本程序是實現(xiàn)數(shù)碼管的模擬顯示
標(biāo)簽： VeRILogHDL 語言 硬件 模擬
上傳時間： 2013-12-30
上傳用戶：李夢晗
使用VeRILogHDL語言實現(xiàn)硬件的開發(fā)模擬，本程序是實現(xiàn)靜態(tài)數(shù)碼管的模擬顯示
上傳時間： 2016-02-27
上傳用戶：silenthink
VeRILogHDL設(shè)計的具有傳感器探測主、支路車流量以控制燈延時的交通燈
標(biāo)簽： VeRILogHDL 傳感器 交通燈 探測
上傳時間： 2016-03-12
上傳用戶：wang5829
VHDL與VeRILogHDL語言之間相互轉(zhuǎn)換
標(biāo)簽： VeRILogHDL VHDL 語言 轉(zhuǎn)換
上傳時間： 2014-01-09
上傳用戶：busterman
VeRILogHDL教程，硬件描述語言，Pdg格式，請用超星閱覽器打開。
標(biāo)簽： VeRILogHDL 教程
上傳時間： 2016-03-27
上傳用戶：chfanjiang
生成18級的m序列的VeRILogHDL程序， 很具有代表性的算法
標(biāo)簽： VeRILogHDL 序列 程序
上傳時間： 2014-01-18
上傳用戶：啊颯颯大師的
用VeRILogHDL實現(xiàn)的產(chǎn)生Sine波形全部程序 個人驗證后收藏的。
標(biāo)簽： VeRILogHDL Sine 波形 程序
上傳時間： 2014-11-18
上傳用戶：wys0120
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
