亚洲国产精品www,牛牛在线精品视频,caoporn成人免费视频在线

VeriLog-HDL

數(shù)字時鐘顯示模塊,用VERILOG HDL 實現(xiàn)

數(shù)字時鐘顯示模塊,用VERILOG HDL 實現(xiàn)

標(biāo)簽： VERILOG HDL 數(shù)字時鐘顯示模塊

上傳時間： 2016-03-03

上傳用戶：yiwen213
基于Verilog HDL設(shè)計的多功能數(shù)字鐘

基于Verilog HDL設(shè)計的多功能數(shù)字鐘，有興趣的

標(biāo)簽： Verilog HDL 多功能數(shù)字

上傳時間： 2013-11-26

上傳用戶：宋桃子
UART轉(zhuǎn)I2C的Verilog HDL代碼

UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計與EDA技術(shù)基礎(chǔ)》教師編寫

標(biāo)簽： Verilog UART I2C HDL

上傳時間： 2014-08-03

上傳用戶：zhuoying119
24C01A的Verilog HDL仿真代碼

24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測試，由北京郵電大學(xué)《VerilogHDL設(shè)計與EDA技術(shù)基礎(chǔ)》教師編寫

標(biāo)簽： Verilog 24C01A HDL 仿真

上傳時間： 2016-03-03

上傳用戶：jkhjkh1982
一個介紹verilog HDL的ppt文檔

一個介紹verilog HDL的ppt文檔，包括全部的22章。

標(biāo)簽： verilog HDL 文檔

上傳時間： 2016-03-05

上傳用戶：天涯
verilog hdl寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

verilog hdl寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

標(biāo)簽： verilog fpga 7865 hdl

上傳時間： 2016-03-09

上傳用戶：希醬大魔王
《設(shè)計與驗證Verilog HDL》光盤內(nèi)容

《設(shè)計與驗證Verilog HDL》光盤內(nèi)容

標(biāo)簽： Verilog HDL 光盤

上傳時間： 2013-12-02

上傳用戶：z754970244
針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計, 分析了通用WDM總線驅(qū)動程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計控制時序?qū)崿F(xiàn)了DS

針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計, 分析了通用WDM總線驅(qū)動程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計控制時序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動程序采用DriverWorks 和Windows 驅(qū)動開發(fā)包DDK 進(jìn)行開發(fā), 具有很好的通用性和可移植性。

標(biāo)簽： Verilog 9054 CPCI CPLD

上傳時間： 2013-12-24

上傳用戶：tedo811
同步FIFO( Verilog HDL )

同步FIFO( Verilog HDL )

標(biāo)簽： Verilog FIFO HDL

上傳時間： 2013-12-20

上傳用戶：源碼3
硬件描述語言verilog HDL語法講解

硬件描述語言verilog HDL語法講解，附實例，該教程通俗易懂。

標(biāo)簽： verilog HDL 硬件描述語言

上傳時間： 2014-12-08

上傳用戶：yt1993410

主站蜘蛛池模板：宁远县| 陇西县| 手游| 健康| 长白| 杨浦区| 文山县| 鲁甸县| 沭阳县| 抚顺市| 正镶白旗| 宜宾市| 梓潼县| 栾川县| 关岭| 肇庆市| 永济市| 长兴县| 张家口市| 从化市| 新郑市| 荣成市| 独山县| 义马市| 高要市| 武城县| 皋兰县| 克山县| 乡城县| 阳原县| 郎溪县| 府谷县| 搜索| 花莲县| 新邵县| 辽宁省| 长白| 包头市| 南澳县| 准格尔旗| 娄底市|