基于FPGA的I2C總線模擬，采用verilog HDL語言編寫。
標簽： FPGA I2C 總線模擬
上傳時間： 2013-12-17
上傳用戶：亞亞娟娟123
USB接口的VHDL源碼，支持Verilog HDL程序
標簽： VHDL USB 接口 源碼
上傳時間： 2014-08-14
上傳用戶：15736969615
交通燈狀態(tài)機的實現(xiàn)，用verilog HDL編程，Xilinx ISE 6仿真，在實際電路中得到驗證．
標簽： 交通燈 狀態(tài)
上傳時間： 2015-07-25
上傳用戶：xg262122
本軟件在CPLD上實現(xiàn)數(shù)字PWM控制，用Verilog HDL語言編寫，在MAX ＰＬＵＳ ＩＩ調(diào)試成功，可用
標簽： CPLD PWM 軟件 數(shù)字
上傳時間： 2015-08-04
上傳用戶：dancnc
十六位超前進位加法器，Verilog HDL
標簽： 十六位 加法器 進位
上傳時間： 2015-09-21
上傳用戶：wff
基于FPGA的I2C總線模擬，采用verilog HDL語言編寫。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.
上傳時間： 2013-12-13
上傳用戶：PresidentHuang
循環(huán)冗余校驗，crc_16,主要運用在數(shù)字通信系統(tǒng)。用verilog HDL編寫
標簽： 循環(huán)冗余校驗
上傳時間： 2015-12-02
上傳用戶：xuan‘nian
在微型計算機系統(tǒng)中, CPU與外部的基本通信方式有兩種,一種是并行通信即數(shù)據(jù)的各位同 時傳送,其優(yōu)點是傳輸速度較快,但數(shù)據(jù)有多少位就需要多少條傳送線 而串行通信中數(shù)據(jù)一位一位順序傳 送,能節(jié)省傳送線. 用Verilog HDL語言實現(xiàn)了串并、并串通信接口之間的轉(zhuǎn)換
標簽： 傳送 數(shù)據(jù) CPU 微型計算機
上傳時間： 2013-12-24
上傳用戶：aysyzxzm
FPGA與單片機接口，用Verilog hdl寫的，仿真波形正確。
標簽： FPGA 單片機接口
上傳時間： 2015-12-22
上傳用戶：稀世之寶039
摘 要：以上海地區(qū)的出租車計費器為例，利用Verilog HDL語言設計了出租車計費器，使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能，并設置了動態(tài)掃描電路顯示車費和對應時間，顯示 了硬件描述語言Verilog—HDL設計數(shù)字邏輯電路的優(yōu)越性。源程序經(jīng)MAX+PLUS Ⅱ軟件調(diào)試、優(yōu) 化，下載到EPF1OK10TC144—3芯片中，可應用于實際的出租車收費系統(tǒng)。 關(guān)鍵詞：Verilog HDL；電子自動化設計；硬件描述語言；MAX+PLUSⅡ
標簽： 海 出租車計費器
上傳時間： 2014-12-06
上傳用戶：bakdesec
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
