Traffic light written with VeriLog
標簽： Traffic VeriLog written light
上傳時間： 2013-12-10
上傳用戶：稀世之寶039
mining source code written in VeriLog
標簽： VeriLog written mining source
上傳時間： 2015-05-06
上傳用戶：asddsd
DSP中巴特沃思濾波器的設計使用VeriLog編寫.
標簽： VeriLog DSP 濾波器 編寫
上傳用戶：三人用菜
VeriLog hdl 快速入門,里面包含很多有用的硬件描述語言的程序
標簽： VeriLog hdl 快速入門 硬件描述語言
上傳時間： 2014-01-03
上傳用戶：愛死愛死
VeriLog 的非常好用易懂的教學軟件。
標簽： VeriLog 教學軟件
上傳時間： 2015-05-09
上傳用戶：拔絲土豆
實用鬧鐘的VeriLog代碼。不是vhdl的！經過ldv驗證
標簽： VeriLog vhdl ldv 鬧鐘
上傳時間： 2014-01-11
上傳用戶：小儒尼尼奧
計算器芯片的VeriLog實現代碼！ 時序仿真成功
標簽： VeriLog 計算器 芯片 代碼
上傳時間： 2015-05-10
用VeriLog語言實現的ARM7處理器的標準內核的源代碼程序,nnARM, 具有很好的參考價值
標簽： VeriLog nnARM ARM7 語言
上傳用戶：wanghui2438
利用VeriLog編程實現狀態機的例子。很不錯的。
標簽： VeriLog 編程實現 狀態
上傳用戶：陽光少年2016
以VeriLog HDL 語言編寫的一首歌曲，可供初學者借鑒
標簽： VeriLog HDL 語言 編寫
上傳時間： 2013-12-26
上傳用戶：ma1301115706
蟲蟲下載站版權所有 京ICP備2021023401號-1
