采用FPGA通過BT_656接口實現傳輸4路視頻流的方法
標簽： FPGA 656 BT 接口
上傳時間： 2013-08-12
上傳用戶：壞壞的華仔
XilinxFPGA入門學習,10分鐘可以學會基本設計
標簽： XilinxFPGA 10 分
上傳時間： 2013-08-13
上傳用戶：lps11188
verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測試文件
標簽： verilog SDRAM 代碼 讀寫
上傳用戶：zh_901
華為的FPGA和Verilog的教程，我相信對大家的用處是毋庸置疑的。
標簽： Verilog FPGA 華為 教程
上傳用戶：manlian
摘 要：介紹了直接數字頻率合成 (DDS) 技術的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發生器的設計方案，同時給出了其軟件程序和仿真結果。仿真結果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優點，且輸出頻率可調。\r\n關鍵詞：直接數字頻率合成；現場可編程門陣列；FPGA；三相正弦信號
標簽： DDS 數字頻率合成
上傳時間： 2013-08-14
上傳用戶：kernor
東南大學Verilog講義.rar\\\\r\\\\n高級FPGA教學實驗指導書－邏輯設計部分.pdf\\\\r\\\\n...
標簽： Verilog 東南大學 講義
上傳時間： 2013-08-15
上傳用戶：黃華強
FPGA開發板上寫的Verilog代碼：\r\n功能是從電腦端發送一個字節，然后把它接收回來。\r\n
標簽： Verilog FPGA 開發板 代碼
上傳用戶：copu
fpga開發pci的verilog，不可多得的源代碼。
標簽： verilog fpga pci
上傳用戶：myworkpost
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調試運行成功
標簽： verilog FPGA uart 控制器
上傳用戶：qazxsw
采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現多路HDLC電路
標簽： Altera FPGA HDLC plus
上傳時間： 2013-08-16
上傳用戶：ommshaggar
蟲蟲下載站版權所有 京ICP備2021023401號-1
