學(xué)習(xí)7段數(shù)碼顯示譯碼器、十六進(jìn)制計(jì)數(shù)器以及頂層連接模塊的Verilog設(shè)計(jì)； 2、掌握組合邏輯，時序邏輯以及用例化語句實(shí)現(xiàn)頂層模塊的Verilog設(shè)計(jì)方法； 3、熟悉QuartusⅡ的整個設(shè)計(jì)流程，仿真方法，引腳鎖定，下載及測試方法。
標(biāo)簽： Verilog 十六進(jìn)制 七段數(shù)碼 顯示器
上傳時間： 2019-05-30
上傳用戶：Lily_liu
基于LabVIEW2012FPGA模式的數(shù)據(jù)采集和存儲系統(tǒng)摘 要：為了提高數(shù)據(jù)采集系統(tǒng)精度，減少開發(fā)成本，提高開發(fā)效率，基于LabVIEW虛擬儀器開發(fā)工具研究并設(shè)計(jì)了一 種數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)采用FPGA編程模式和網(wǎng)絡(luò)流技術(shù)實(shí)現(xiàn)大批量數(shù)據(jù)實(shí)時傳輸，并對數(shù)據(jù)進(jìn)行分析處理和存儲。系 統(tǒng)硬件采用美國NI實(shí)時控制器CRIO?9025，實(shí)現(xiàn)16路數(shù)據(jù)可靠采集與存儲。實(shí)驗(yàn)仿真及實(shí)際運(yùn)行結(jié)果表明該數(shù)據(jù)采集系 統(tǒng)能夠精確地對數(shù)據(jù)進(jìn)行實(shí)時采集以及分析處理，達(dá)到了項(xiàng)目要求。 關(guān)鍵詞：FPGA；FIFO；網(wǎng)絡(luò)流；數(shù)據(jù)采集系統(tǒng)；SQL數(shù)據(jù)庫 中圖分類號：TN98?34 文獻(xiàn)標(biāo)識碼：A 文章編號：1004?373X（2014）14?0142?04 Data acquisition and storage system based on LabVIEW 2012FPGA pattern WANG Shu?dong1,2 ，WEI Kong?zhen1 ，LI Xiao?pei1 （1. College of Electrical and Information Engineering，Lanzhou University of Technology，Lanzhou 730050，China； 2. Gansu Key Laboratory for Advanced Industrial Process Control，Lanzhou 730050，China）
標(biāo)簽： labview fpga 數(shù)據(jù)采集
上傳時間： 2022-02-18
上傳用戶：
近年來，圖像處理與識別技術(shù)得到了迅速的發(fā)展。人們已經(jīng)充分認(rèn)識到圖像處理和識別技術(shù)是認(rèn)識世界、改造世界的重要手段。目前，圖像識別技術(shù)已應(yīng)用到很多領(lǐng)域，滲入到各行各業(yè)，在醫(yī)學(xué)、公安、交通、工業(yè)等領(lǐng)域具有廣闊的應(yīng)用前景。 這篇論文介紹了一種基于DSP＋FPGA構(gòu)架的實(shí)時圖像識別系統(tǒng)。DSP作為圖像識別模塊的核心，負(fù)責(zé)圖像識別算法的實(shí)現(xiàn)；FPGA作為圖像采集模塊的核心，負(fù)責(zé)圖像的采集，并且完成預(yù)處理工作。圖像識別算法的運(yùn)算量大，并且控制復(fù)雜，對系統(tǒng)的性能要求很高。DSP的特殊結(jié)構(gòu)和優(yōu)良性能很好地滿足了系統(tǒng)的需要，而FPGA的高速性和靈活性也保證了系統(tǒng)實(shí)時性，并且簡化了外圍電路，減少了系統(tǒng)設(shè)計(jì)難度。 系統(tǒng)使用模板匹配和神經(jīng)網(wǎng)絡(luò)算法對數(shù)字0～9進(jìn)行識別。模板匹配一般適用于識別規(guī)范化的數(shù)字、字符等小型字符集（特別是同一字體的字符集）。由于結(jié)構(gòu)比較簡單，系統(tǒng)處理能力強(qiáng)，模板匹配的識別速度快并且識別率高，取得很好的效果。神經(jīng)網(wǎng)絡(luò)所具有的分布式存儲、高容錯性、自組織和自學(xué)習(xí)功能，使其對圖像識別問題顯示出極大的優(yōu)越性。 研究表明，在DSP+FPGA的構(gòu)架上實(shí)現(xiàn)的圖像識別系統(tǒng)，具有結(jié)構(gòu)靈活、通用性強(qiáng)的特點(diǎn)，適用于模塊化設(shè)計(jì)，有利于提高算法的效率。系統(tǒng)可以充分發(fā)揮和結(jié)合DSP和FPGA的優(yōu)勢，準(zhǔn)確快速地實(shí)現(xiàn)圖像識別。通過軟、硬件的靈活組合，系統(tǒng)可以實(shí)現(xiàn)圖像處理大部分的相關(guān)功能，使之能夠運(yùn)用到工業(yè)視覺檢測、汽車牌照識別等系統(tǒng)中。
標(biāo)簽： DSPFPGA 圖像識別 系統(tǒng)設(shè)計(jì)
上傳時間： 2013-06-18
上傳用戶：com1com2
機(jī)械手是自動裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動作，按預(yù)定的程序、軌跡和要求，實(shí)現(xiàn)抓取、搬運(yùn)和裝配等工作。在減輕人的勞動強(qiáng)度和提高裝配質(zhì)量和在惡劣環(huán)境下作業(yè)等方面，起到了積極的作用。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時系統(tǒng)，它的特點(diǎn)是高度自動化，響應(yīng)速度快等，非常適合于要求實(shí)時的和多任務(wù)的場合。 本文分析了機(jī)械手控制系統(tǒng)的功能要求，研究設(shè)計(jì)了一種基于ARM和DSP的機(jī)械手?jǐn)?shù)控系統(tǒng)的方案。嵌入式ARM處理器，具有運(yùn)行速度快、功耗低、程序設(shè)計(jì)靈活、外圍硬件資源豐富等優(yōu)點(diǎn)，但其很難在處理大數(shù)據(jù)量、復(fù)雜算法時保證系統(tǒng)的靈活性和實(shí)時性。DSP作為數(shù)字信號處理的核心器件，能夠?qū)崟r快速的完成控制算法運(yùn)算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時間可縮短至幾十納秒。另外利用FPGA可以方便的實(shí)現(xiàn)各種接口的邏輯時序，豐富的接口使得該系統(tǒng)能夠方便的進(jìn)行移植，擴(kuò)展了該系統(tǒng)的應(yīng)用領(lǐng)域，從而提升了其性價比，通過ARM處理器和DSP以及FPGA技術(shù)的有機(jī)結(jié)合，發(fā)揮各自的優(yōu)勢，使系統(tǒng)具有程序設(shè)計(jì)靈活、以太網(wǎng)通信、大容量存儲、高速數(shù)據(jù)輸出、可移植等特點(diǎn)，既滿足高速機(jī)械手自動控制的要求，同時又具有一定的通用性。 通過本課題實(shí)踐表明，基于ARM和DSP構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高發(fā)速度，能夠在短時間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。
標(biāo)簽： ARM DSP 數(shù)控 系統(tǒng)研究
上傳時間： 2013-06-11
上傳用戶：康郎
本論文利用FPGA可編程邏輯器件和硬件描述語言Verilog，采用自頂向下的設(shè)計(jì)方法，開發(fā)了一款基于PCI總線的高速數(shù)據(jù)采集卡。本數(shù)據(jù)采集系統(tǒng)中，采用PLX公司生產(chǎn)的PLX9080作為PCI總線接口芯片。用4片每片容量為8MB的SDRAM作為數(shù)據(jù)采集的前端和PCI總線的數(shù)據(jù)緩沖。用ALTERA公司生產(chǎn)的Cyclone系列FPGA實(shí)現(xiàn)PCI接口芯片PLX9080的時序邏輯、對數(shù)據(jù)采集通道的前端控制以及對SDRAM的讀寫控制。 在本論文將重點(diǎn)放在了用硬件描述語言Verilog進(jìn)行FPGA硬件邏輯編程上。本論文按照自頂向下的設(shè)計(jì)方法，詳細(xì)論述了PCI接口轉(zhuǎn)化電路模塊、SDRAM存儲片子讀寫控制電路模塊、FPGA內(nèi)部寄存器讀寫控制電路模塊以及用于RF端的自動增益控制電路AGC模塊的設(shè)計(jì)。
上傳時間： 2013-04-24
上傳用戶：yhm_all
在圖像處理、航空航天、遙感測量、現(xiàn)代電子測試等很多領(lǐng)域，要求測試儀器設(shè)備能及時保存原始測試數(shù)據(jù)，用于事后數(shù)據(jù)分析和處理。同時前端探測器性能的提高，對于各種系統(tǒng)存儲容量、體積、造價、穩(wěn)定性等都提出了更高的要求。因此研制性能可靠、體積小、低成本的數(shù)據(jù)存儲系統(tǒng)是十分必要的。 本文提出基于ARM嵌入式處理器+FPGA結(jié)構(gòu)的高速信號采集與存儲系統(tǒng)解決方案。進(jìn)行了信號采集與存儲系統(tǒng)設(shè)計(jì)。其特點(diǎn)是高性能、低成本、體積小。 文中利用了ARM處理器和FPGA可編程邏輯器件的特點(diǎn)，進(jìn)行了基于本方案的硬件設(shè)計(jì)，：FPGA軟件設(shè)計(jì)。敘述了PCB設(shè)計(jì)以及調(diào)試過程中需注意的問題。 系統(tǒng)的硬件設(shè)計(jì)以ARM和FPGA為平臺，ARM處理器采用了Samsung公司的S3C2410，F(xiàn)PGA采用Altera公司的EP2C8。硬件設(shè)計(jì)圍繞著核心芯片，進(jìn)行了電源設(shè)計(jì)和ARM和FPGA外圍電路設(shè)計(jì)。 ARM處理器實(shí)現(xiàn)了系統(tǒng)的控制；FPGA作為協(xié)處理器實(shí)現(xiàn)了FIFO，一些接口、時序控制等，協(xié)助ARM采集數(shù)據(jù)。在FPGA中實(shí)現(xiàn)硬件電路簡化了外圍電路，使得設(shè)計(jì)靈活，開發(fā)調(diào)試方便，也提高了系統(tǒng)的可靠性。 系統(tǒng)軟件操作系統(tǒng)采用的是Linux，基于嵌入式Linux操作系統(tǒng)的特點(diǎn)，分析了系統(tǒng)的實(shí)時性。接著進(jìn)行了Linux平臺上基于Qt的用戶界面應(yīng)用程序設(shè)計(jì)。 最后分析了系統(tǒng)測試結(jié)果，并指出存在的問題和改進(jìn)方法。
上傳時間： 2013-07-10
上傳用戶：cylnpy
基于對8086 單芯片計(jì)算機(jī)的研究，設(shè)計(jì)了系統(tǒng)顯示接口模塊，其中包括SDRAM 顯示存儲器，DMA 顯示傳輸通道和VGA 顯示終端3 個主要功能單元。整個設(shè)計(jì)遵循ASIC流程，討論了基于FPGA 的實(shí)現(xiàn)技術(shù)。使用具體顯示實(shí)例驗(yàn)證，結(jié)果表明，該顯示接口能夠正確完成所要求的單芯片計(jì)算機(jī)顯示操作。關(guān)鍵詞：8086 單芯片計(jì)算機(jī)；顯示接口；SDRAM；DMA 通道；VGA
標(biāo)簽： 8086 單芯片 計(jì)算機(jī) 顯示接口
上傳時間： 2013-10-10
上傳用戶：tyler
本文依據(jù)集成電路設(shè)計(jì)方法學(xué)，探討了一種基于標(biāo)準(zhǔn)Intel 8086 微處理器的單芯片計(jì)算機(jī)平臺的架構(gòu)。研究了其與SDRAM，8255 并行接口等外圍IP 的集成，并在對AMBA協(xié)議和8086 CPU分析的基礎(chǔ)上，采用遵從AMBA傳輸協(xié)議的系統(tǒng)總線代替?zhèn)鹘y(tǒng)的8086 CPU三總線結(jié)構(gòu)，搭建了基于8086 IP 軟核的單芯片計(jì)算機(jī)系統(tǒng)，并實(shí)現(xiàn)了FPGA 功能演示。關(guān)鍵詞：微處理器； SoC；單芯片計(jì)算機(jī)；AMBA 協(xié)議 Design of 8086 CPU Based Computer-on-a-chip System（School of Electrical Engineering and Automation, Heifei University of Technology, Hefei, 230009,China）Abstract: According to the IC design methodology, this paper discusses the design of one kind of Computer-on-a-chip system architecture, which is based on the standard Intel8086 microprocessor,investigates how to integrate the 8086 CPU and peripheral IP such as, SDRAM controller, 8255 PPI etc. Based on the analysis of the standard Intel8086 microprocessor and AMBA Specification,the Computer-on-a-chip system based on 8086 CPU which uses AMBA bus instead of traditional three-bus structure of 8086 CPU is constructed, and the FPGA hardware emulation is fulfilled.Key words: Microprocessor; SoC; Computer-on-a-chip; AMBA Specification
標(biāo)簽： 8086 CPU 單芯片 計(jì)算機(jī)系統(tǒng)
上傳時間： 2013-12-27
上傳用戶：kernor
arm10_verilog.rar是基于arm10的verilog代碼，對學(xué)習(xí)和理解 arm10的工作原理和做基于verilog的FPGA開發(fā)有幫助。
上傳時間： 2014-12-22
上傳用戶：luopoguixiong
用verilog寫的HC164的驅(qū)動程序，參考了Xilinx的經(jīng)典算法，做了一點(diǎn)改進(jìn)~~~很通用，是初學(xué)verilog以及FPGA開發(fā)很有用的一個程序！
標(biāo)簽： verilog 164 HC 驅(qū)動程序
上傳時間： 2014-01-06
上傳用戶：xiaoxiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
