簡(jiǎn)單的代碼,隻是為了下載別的東西，那個(gè)代碼隻是我無(wú)聊之作！
標(biāo)簽：
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：zhyiroy
4位數(shù)字頻率計(jì)的verilog HDL設(shè)計(jì)，精度比較準(zhǔn)的
標(biāo)簽： verilog HDL 數(shù)字頻率計(jì)
上傳時(shí)間： 2014-01-06
上傳用戶(hù)：shus521
最新主流石器時(shí)代源代碼,包含諸多目前流行功能代碼.
上傳時(shí)間： 2017-05-16
上傳用戶(hù)：zq70996813
用verilog HDL寫(xiě)的VGA驅(qū)動(dòng)，在FPGA上實(shí)測(cè)可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。
標(biāo)簽： verilog HDL VGA 驅(qū)動(dòng)
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：1966640071
Verilog HDL 的快速入門(mén)，是網(wǎng)頁(yè)格式。非常實(shí)用，包括語(yǔ)法、運(yùn)算符等方面。
標(biāo)簽： Verilog HDL 快速入門(mén)
上傳時(shí)間： 2017-05-22
上傳用戶(hù)：ls530720646
基于Verilog HDL的SPI代碼，可在FPGA上實(shí)現(xiàn)SPI接口，請(qǐng)大家參考
標(biāo)簽： Verilog HDL SPI 代碼
上傳時(shí)間： 2017-05-24
上傳用戶(hù)：www240697738
FPGA開(kāi)發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。
標(biāo)簽： Verilog EP1C6F FPGA Mars
上傳時(shí)間： 2014-11-10
上傳用戶(hù)：15736969615
精通verilog HDL語(yǔ)言編程的一個(gè)不錯(cuò)的cpu 代碼
標(biāo)簽： verilog HDL cpu 語(yǔ)言編程
上傳時(shí)間： 2013-12-02
上傳用戶(hù)：拔絲土豆
基于Verilog HDL的16位超前進(jìn)位加法器 分為3個(gè)功能子模塊
標(biāo)簽： Verilog HDL 進(jìn)位 加法器
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：yyyyyyyyyy
verilog HDl 交通燈的實(shí)現(xiàn),而且這是有別于一般的vhdl語(yǔ)言
標(biāo)簽： verilog vhdl HDl 交通燈
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：yuzsu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
