用Verilog DHL語言編寫的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能
標(biāo)簽： Verilog DHL 語言 編寫
上傳時(shí)間： 2013-12-15
上傳用戶：維子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
標(biāo)簽： source code the verilog
上傳時(shí)間： 2014-01-22
上傳用戶：曹云鵬
八位的偽隨機(jī)數(shù)產(chǎn)生的verilog文件linear-feedback-shift-register
標(biāo)簽： linear-feedback-shift-register verilog 偽隨機(jī)
上傳時(shí)間： 2015-04-25
上傳用戶：fandeshun
verilog語言建模資料，從網(wǎng)上整理的，
標(biāo)簽： verilog 語言建模
上傳時(shí)間： 2014-01-05
上傳用戶：zhuimenghuadie
一些很實(shí)用的verilog源程序，是初學(xué)者的好棒手，希望能給需要的人一點(diǎn)幫助，請(qǐng)支持一下。
標(biāo)簽： verilog 源程序
上傳時(shí)間： 2014-01-25
上傳用戶：lepoke
uart d的verilog 程序，可以實(shí)現(xiàn)普通串口功能
標(biāo)簽： verilog uart 程序
上傳時(shí)間： 2013-12-29
上傳用戶：lhc9102
用verilog語言在fpga中實(shí)現(xiàn)fifo功能！
標(biāo)簽： verilog fpga fifo 語言
上傳時(shí)間： 2015-05-02
上傳用戶：epson850
Verilog 的交通燈的例子。源代碼中有詳細(xì)的注釋。
標(biāo)簽： Verilog 交通燈 源代碼
上傳時(shí)間： 2014-11-15
上傳用戶：ve3344
這些是verilog的開發(fā)實(shí)例,僅供參考.實(shí)例1
標(biāo)簽： verilog 開發(fā)實(shí)例
上傳時(shí)間： 2014-02-15
上傳用戶：yuchunhai1990
這些是verilog編程實(shí)例2,僅供參考
標(biāo)簽： verilog 編程實(shí)例
上傳時(shí)間： 2015-05-04
上傳用戶：songnanhua
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
