verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳時(shí)間： 2013-08-19
上傳用戶：18752787361
verilog編寫基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫
上傳用戶：neu_liyan
verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)
標(biāo)簽： verilog FPGA 編寫 示波器
上傳用戶：huql11633
AD9289的控制 使用Verilog語(yǔ)言
標(biāo)簽： Verilog 9289 AD 控制
上傳時(shí)間： 2013-08-20
上傳用戶：15501536189
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語(yǔ)言設(shè)計(jì)\r\n對(duì)大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶：sk5201314
很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。
標(biāo)簽： Verilog FPGA 工程 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-08-21
上傳用戶：英雄
基于verilog的fir濾波，并帶matlab仿真
標(biāo)簽： verilog fir 濾波
上傳用戶：qiaoyue
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶：lixinxiang
FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測(cè)試可用
標(biāo)簽： Verilog FPGA
上傳時(shí)間： 2013-08-22
上傳用戶：longlong12345678
jepg verilog example
標(biāo)簽： example verilog jepg
上傳用戶：旗魚旗魚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
