日本高清免费不卡视频,黑森林国产精品av,尤物视频在线看

Verilog-HDL

Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）

·本書從用戶的角度全面闡述了Verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合Verilog HDL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶：gyq
Verilog HDL: A Guide to Digital Design and

·Verilog HDL: A Guide to Digital Design and

標(biāo)簽： nbsp Verilog Digital Design

上傳時(shí)間： 2013-04-24

上傳用戶：誰偷了我的麥兜
Verilog HDL Synthesis, A Practical Primer

·Verilog HDL Synthesis, A Practical Primer

標(biāo)簽： nbsp Synthesis Practical Verilog

上傳時(shí)間： 2013-04-24

上傳用戶：muhongqing
設(shè)計(jì)與驗(yàn)證verilog hdl

人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

標(biāo)簽： verilog hdl

上傳時(shí)間： 2013-05-30

上傳用戶：鳳臨西北
Verilog HDL 入門教程

本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。

標(biāo)簽： Verilog HDL 入門教程

上傳時(shí)間： 2013-05-16

上傳用戶：mosliu
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖

基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

標(biāo)簽： Verilog FPGA HDL 交通燈

上傳時(shí)間： 2013-08-18

上傳用戶：BOBOniu
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

標(biāo)簽： Verilog FPGA HDL 多功能

上傳時(shí)間： 2013-08-18

上傳用戶：問題問題
如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)

標(biāo)簽： verilog FPGA Hdl 如何使用

上傳時(shí)間： 2013-08-18

上傳用戶：qwe1234
用Verilog HDL語言編寫的交通燈程序

這是一個(gè)用Verilog HDL語言編寫的交通燈程序?？梢杂肣uartus II運(yùn)行。

標(biāo)簽： Verilog HDL 語言編寫

上傳時(shí)間： 2013-08-19

上傳用戶：alex wang
Verilog HDl代碼

Verilog HDl代碼，學(xué)習(xí)一顆看一下

標(biāo)簽： Verilog HDl 代碼

上傳時(shí)間： 2013-08-19

上傳用戶：丶灬夏天