一区二区三区久久久,日韩精品中文字幕第1页,都市激情亚洲一区

Verilog-HDL

《Verilog HDL程序設(shè)計與應(yīng)用》

《Verilog HDL程序設(shè)計與實踐》系統(tǒng)講解了Verilog HDL的基本語法和高級應(yīng)用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識點之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，《Verilog HDL程序設(shè)計與實踐》以Verilog HDL的各方面開發(fā)為主線，遵照硬件應(yīng)用系統(tǒng)開發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開發(fā)工具的操作技巧與注意事項，具備很強的可讀性、指導(dǎo)性和實用性。

標(biāo)簽： Verilog HDL 程序設(shè)計

上傳時間： 2013-11-22

上傳用戶：wqxstar
Verilog HDL入門的教材

本書是介紹Verilog HDL入門的教材，希望對各位朋友有用

標(biāo)簽： Verilog HDL 教材

上傳時間： 2015-01-01

上傳用戶：gtzj
Verilog HDL黑金資料

Verilog HDL 黑金資料

標(biāo)簽： Verilog HDL

上傳時間： 2013-10-31

上傳用戶：xy@1314
Verilog HDL 數(shù)字設(shè)計教程(賀敬凱)

　　Verilog HDL 數(shù)字設(shè)計教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt）　　內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設(shè)計，仿真，還有好幾個可綜合設(shè)計的舉例，除了常見的，還有空調(diào)控制器的設(shè)計，飲料自動售賣機的設(shè)計，AD采樣控制電路等。　　第1章 Verilog HDL數(shù)字設(shè)計綜述　　第2章 Verilog HDL基本概念　　第3章 Verilog HDL常用建模方法　　第4章 Verilog HDL常用電路設(shè)計　　第5章同步有限狀態(tài)機設(shè)計　　第6章 Verilog HDL仿真技術(shù) 　　第7章 Verilog HDL可綜合設(shè)計舉例　　第8章 CPU結(jié)構(gòu)及其設(shè)計

標(biāo)簽： Verilog HDL 數(shù)字設(shè)計教程

上傳時間： 2015-01-01

上傳用戶：yare
設(shè)計與驗證Verilog HDL（吳繼華）

　　設(shè)計與驗證Verilog HDL【作者：王誠、吳繼華；出版社：人民郵電出版社】　　本書以實例講解的方式對HDL語言的設(shè)計方法進(jìn)行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計流程、語法及建模方式等。

標(biāo)簽： Verilog HDL

上傳時間： 2013-11-19

上傳用戶：bjgaofei
Verilog HDL 華為入門教程

Verilog HDL 華為入門教程

標(biāo)簽： Verilog HDL 華為入門教程

上傳時間： 2013-10-31

上傳用戶：sc965382896
Verilog HDL程序設(shè)計教程

Verilog HDL程序設(shè)計教程

標(biāo)簽： Verilog HDL 程序設(shè)計教程

上傳時間： 2013-11-06

上傳用戶：hakim
Verilog HDL實現(xiàn)I2C功能

用Verilog HDL實現(xiàn)I2C總線功能

標(biāo)簽： Verilog HDL I2C

上傳時間： 2013-11-05

上傳用戶：sssl
《Verilog HDL程序設(shè)計與應(yīng)用》

《Verilog HDL程序設(shè)計與實踐》系統(tǒng)講解了Verilog HDL的基本語法和高級應(yīng)用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識點之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，《Verilog HDL程序設(shè)計與實踐》以Verilog HDL的各方面開發(fā)為主線，遵照硬件應(yīng)用系統(tǒng)開發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開發(fā)工具的操作技巧與注意事項，具備很強的可讀性、指導(dǎo)性和實用性。

標(biāo)簽： Verilog HDL 程序設(shè)計

上傳時間： 2013-11-21

上傳用戶：silenthink
基于Verilog HDL設(shè)計的多功能數(shù)字鐘

本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應(yīng)用于實際的數(shù)字鐘顯示中。關(guān)鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA

標(biāo)簽： Verilog HDL 多功能數(shù)字

上傳時間： 2013-11-10

上傳用戶：hz07104032