基于Verilog hdl語言的SRAM讀寫控制
標簽： Verilog SRAM 讀寫 控制
上傳時間： 2013-06-07
上傳用戶：hoperingcong
本文簡單探討了verilog HDL設計中的可綜合性問題，適合HDL初學者閱讀 用組合邏輯實現的電路和用時序邏輯實現的 電路要分配到不同的進程中。 不要使用枚舉類型的屬性。 Integer應加范圍限制。 通常的可綜合代碼應該是同步設計。 避免門級描述，除非在關鍵路徑中。
標簽： HDL 綜合設計
上傳時間： 2013-10-21
上傳用戶：smallfish
概述:數字通信和自動化控制等領域的高速度發展和世界范圍的高技術競爭對數字系統提出了越來越高的要求，特別是需要設計具有實時信號處理能力的專用集成電路，要求把包括多個CPU內核在內的整個電子系統綜合到一個芯片(SOC)上。集成電路制造工藝的發展；知識產權核(IP)的重復利用；硬件描述語言(HDL)的大規模使用；
標簽： Verilog Actel HDL 基本知識
上傳時間： 2013-10-28
上傳用戶：pol123
verilog hdl 入門教程，還算好吧····
標簽： Verilog 入門教程
上傳時間： 2013-11-02
上傳用戶：丶灬夏天
verilog
標簽： Verilog HDL 程序設計 教程
上傳時間： 2013-12-23
上傳用戶：頂得柱
Verilog HDL入門教程
標簽： HDL 入門教程
上傳時間： 2013-10-19
上傳用戶：哈哈hah
本文列舉了大量的基本電路的Verilog HDL 代碼，使初學者能夠迅速熟悉基本的HDL 建模；同時也列舉了一些常用電路的代碼，作為設計者的指導。
標簽： Verilog 基本電路 設計指導
上傳用戶：linyao
上傳時間： 2013-10-10
上傳用戶：Wwill
上傳時間： 2013-10-26
上傳用戶：linlin
上傳時間： 2013-11-19
上傳用戶：masochism
蟲蟲下載站版權所有 京ICP備2021023401號-1
