<input id="owqsu"></input>
<dl id="owqsu"></dl>
用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
標簽： Verilog DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
標簽： source code the verilog
上傳時間： 2014-01-22
上傳用戶：曹云鵬
八位的偽隨機數產生的verilog文件linear-feedback-shift-register
標簽： linear-feedback-shift-register verilog 偽隨機
上傳時間： 2015-04-25
上傳用戶：fandeshun
verilog語言建模資料，從網上整理的，
標簽： verilog 語言建模
上傳時間： 2014-01-05
上傳用戶：zhuimenghuadie
一些很實用的verilog源程序，是初學者的好棒手，希望能給需要的人一點幫助，請支持一下。
標簽： verilog 源程序
上傳時間： 2014-01-25
上傳用戶：lepoke
uart d的verilog 程序，可以實現普通串口功能
標簽： verilog uart 程序
上傳時間： 2013-12-29
上傳用戶：lhc9102
用verilog語言在fpga中實現fifo功能！
標簽： verilog fpga fifo 語言
上傳時間： 2015-05-02
上傳用戶：epson850
Verilog 的交通燈的例子。源代碼中有詳細的注釋。
標簽： Verilog 交通燈 源代碼
上傳時間： 2014-11-15
上傳用戶：ve3344
這些是verilog的開發實例,僅供參考.實例1
標簽： verilog 開發實例
上傳時間： 2014-02-15
上傳用戶：yuchunhai1990
這些是verilog編程實例2,僅供參考
標簽： verilog 編程實例
上傳時間： 2015-05-04
上傳用戶：songnanhua
蟲蟲下載站版權所有 京ICP備2021023401號-1
