xilinx的嵌入式開發xps，virtex-4的dsp發板用戶手冊
上傳時間： 2014-01-15
上傳用戶：sssl
在FPGA系統設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統級性能的過程中受益于Xilinx® 的Virtex™ -5 FPGA構建模塊，特別是新的ExpressFabric™ 技術。以針對邏輯和算術功能的量化預期性能改進為例，我將探究ExpressFabric架構的主要功能。基于實際客戶設計的基準將說明Virtex-5ExpressFabric技術性能平均比前一代Virtex-4 FPGA要高30％。
上傳時間： 2015-08-29
上傳用戶：thesk123
本設計以凌陽16位單片機SPCE061A為核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高級設計工具System Generator，制作完成本數字式外差頻譜分析儀。前端利用高性能A/D對被測信號進行采集，利用FPGA高速、并行的處理特點，在FPGA內部完成數字混頻，數字濾波等DSP算法。
上傳時間： 2014-11-23
上傳用戶：bjgaofei
ISE7.1，采用VIRTEX-II芯片。實現adc數據采樣，平均，通道選擇，采樣時鐘選擇，數據格式調整，內含fifo,uart等模塊。
上傳時間： 2014-10-25
上傳用戶：ruan2570406
Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的設計”描述將 TI TMSC6000 EMIF 連接到 Virtex?-II 系列或 Spartan?-3 FPGA 的實現。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的設計” 描述將 TI TMS320C64x EMIF 連接到 Virtex-4 FPGA 的實現。 ? 第 4 章“參考設計” 提供參考設計的目錄結構和參考設計文件的鏈接。 ? 附錄 A “Virtex-4 ISERDES 樣本代碼” 提供 Virtex-4 實現的樣本代碼列表。 ? 附錄 B “EMIF 寄存器域描述” 定義 TI DSP 寄存器域。 ? 附錄 C “相關參考文件” 提供相關文檔的鏈接
標簽： Specification disclosing Xilinx EMIF
上傳時間： 2016-12-06
上傳用戶：litianchu
DDR SDRAM控制器的VHDL源代碼，含詳細設計文檔。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.
上傳時間： 2014-11-01
上傳用戶：l254587896
In this work an implementation of a geometric nonlinear controller for chaos synchronization in a Field Programmable Gate Array (FPGA) is presented. The Lorenz chaotic system is used to show the implementation of chaos synchronization via nonlinear controller implemented in a Xilinx FPGA Virtex-II 2v2000ft896-4. The main idea is to design a nonlinear geometric controller which synchronizes a slave Lorenz system to a master system and then implement them into the FPGA.
標簽： synchronization implementation controller geometric
上傳時間： 2013-12-17
上傳用戶：3到15
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2014-01-22
上傳用戶：duoshen1989
包括xilinx virtex6開發板的原語介紹，端口說明，使用方法等，利于開發設計
標簽： virtex6_hdl RAM
上傳時間： 2016-09-20
上傳用戶：ljcg100
virtex ultra scale plus 16nm vcu 188 board user guide. For high speed and ultra scale design prototype.
上傳時間： 2017-05-16
上傳用戶：hewangfeng
