DDR SDRAM控制器的VHDL源代碼,含詳細設計文檔。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock Manager (DCM) provides the required Delay Locked Loop (DLL), Digital Phase Shift (DPS), and Digital Frequency Synthesis (DFS) functions. This application note describes a controller design for a 16-bit DDR SDRAM. The application note and reference design are enhanced versions of XAPP200 targeted to the Virtex-II series of FPGAs. At a clock rate of 133 MHz, 16-bit data changes at both clock edges. The reference design is fully synthesizable and achieves 133 MHz performance with automatic place and route tools.
資源簡介:DDR SDRAM控制器的VHDL源代碼,含詳細設計文檔。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...
上傳時間: 2014-11-01
上傳用戶:l254587896
資源簡介:DDR控制器的VHDL源代碼.采用FPGA實現DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
上傳時間: 2014-12-02
上傳用戶:bcjtao
資源簡介:基于VHDL編寫的DDR-SDRAM控制器的編程,目前是業界常用的RAM控制器
上傳時間: 2017-01-19
上傳用戶:lz4v4
資源簡介:DDR RAM控制器的VHDL源碼,實現平臺是Lattice FPGA,功能驗證通過
上傳時間: 2015-09-18
上傳用戶:kytqcool
資源簡介:SDRAM控制器的VHDL實現,pdf格式,有需要多的,聯系我
上傳時間: 2014-12-01
上傳用戶:sz_hjbf
資源簡介:SDRAM操作的VHDL源代碼,對自己編寫SDRAM核有很好的參考意義
上傳時間: 2013-12-25
上傳用戶:waitingfy
資源簡介:SDRAM控制器的VHDL代碼在FGPA中的綜合與實現
上傳時間: 2013-12-01
上傳用戶:shinesyh
資源簡介:DDR RAM控制器的VHDL源碼, 實現平臺是Lattice FPGA
上傳時間: 2014-01-14
上傳用戶:kbnswdifs
資源簡介:用VHDL編寫DDR SDRAM Controller的源代碼
上傳時間: 2013-12-19
上傳用戶:hn891122
資源簡介:flash接口控制器的VHDL以及verilog源代碼和Testbench程序
上傳時間: 2013-12-26
上傳用戶:netwolf
資源簡介:本文件是iic總線控制器的VHDL語言的源代碼程序
上傳時間: 2015-05-14
上傳用戶:xhz1993
資源簡介:這是我從網上找到的用VHDL語言寫的SDRAM控制器的代碼。我的郵箱:wleechina@163.com
上傳時間: 2014-10-10
上傳用戶:chfanjiang
資源簡介:8051微控制器的ip 核的VHDL源代碼,其中包含了相應的測試程序.
上傳時間: 2014-01-22
上傳用戶:784533221
資源簡介:ISE MIG1.6 生成的DDR SDRAM控制器代碼(含TESHBENCH)
上傳時間: 2014-11-09
上傳用戶:hakim
資源簡介:SDRAM控制器的設計與VHDL實現 是pdf格式的。在工程中實現過
上傳時間: 2016-04-23
上傳用戶:zjf3110
資源簡介:DDR SRAM控制器的verilog完整設計文檔(包含有完整的verilog源代碼),
上傳時間: 2013-12-17
上傳用戶:yangbo69
資源簡介:SDRAM的控制器的VHDL語言編寫代碼
上傳時間: 2014-01-04
上傳用戶:nanshan
資源簡介:基于VHDL編寫的SDR-SDRAM控制器的編程,目前是業界常用的RAM控制器
上傳時間: 2017-01-19
上傳用戶:Ants
資源簡介:SDRAM控制器的源代碼打包下載,不錯不錯值得試試
上傳時間: 2017-02-26
上傳用戶:wang5829
資源簡介:lattice SDRAM 控制器的源碼,VHDL語言編碼 包括仿真文件
上傳時間: 2015-09-28
上傳用戶:鳳臨西北
資源簡介:EDA課程設計報告(交通信號控制器的VHDL的設計),VHDL語言!!1
上傳時間: 2013-06-23
上傳用戶:壞壞的華仔
資源簡介:給用戶提供了FFT的VHDL源代碼下載,可供用戶來參考學習
上傳時間: 2013-06-03
上傳用戶:zaizaibang
資源簡介:這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間: 2013-08-10
上傳用戶:大灰狼123456
資源簡介:MMC卡的VHDL源代碼實現,經過大批量生產驗證
上傳時間: 2013-09-04
上傳用戶:ikemada
資源簡介:FFT的VHDL源代碼
上傳時間: 2015-02-07
上傳用戶:redmoons
資源簡介:有用的VHDL源代碼
上傳時間: 2015-03-04
上傳用戶:yd19890720
資源簡介:增強型8051的VHDL源代碼,兩個周期執行一條指令,仿真工具為Modelsim,開發板為Altera的EP1C20開發板
上傳時間: 2013-12-31
上傳用戶:佳期如夢
資源簡介:用VHDL硬件描述語言實現的對FPGA(Cyclone II)的配置的VHDL源代碼。
上傳時間: 2015-04-02
上傳用戶:nanxia
資源簡介:pci 的VHDL 源代碼
上傳時間: 2014-01-07
上傳用戶:天誠24
資源簡介:8位大小比較器的VHDL源代碼,Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
上傳時間: 2015-04-15
上傳用戶:guanliya