H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx Virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-05-25
上傳用戶：refent
合成孔徑雷達的實時信號處理系統,可以分成相對獨立的幾個階段,即A/D變換和緩存、距離向預處理器、方位向預處理器、距離向壓縮處理、轉置存儲器、方位向壓縮處理、逆轉置存儲器.合成孔徑雷達預處理的目的,就是緩解高處理數據率和低傳輸數據率的矛盾,使得在不太影響成像質量的前提下,盡量減少傳輸的數據率,有利于后續處理的硬件實現,做到實時處理.論文結合電子所合成孔徑雷達實時成像處理系統,設計開發了基于Xilinx Virtex-E FPGA的星載SAR高速預處理板,該信號處理板處理能力強,結構緊湊,運行效率高;其硬件電路的設計思路和結構形式有很強的通用性和使用價值.論文重點研究了預處理的核心部分—固定系數FIR濾波器的設計問題.而固定系數FIR濾波器的實現問題的重點又是FPGA內部的固定系數FIP濾波器實現問題,針對FPGA內部的查找表資源,我們選擇目前流行的分布式算法來實現FIR濾波器的設計.對比于預處理器中其他濾波器設計方案,基于FPGA分布式算法的FIR濾波器的設計,避免了乘累加運算,提高了系統運行的速度并且節省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變濾波器的系數和階數.所設計的電路簡單高速,工作正常、可靠,完全滿足了預處理器設計的技術要求.隨著超大規模集成電路技術,高密度存儲器技術,計算機技術的發展,一個全數字化的機載實時成像處理系統的研制,已經不是非常困難的事情了.而在現有條件下,全數字化的高分辨率星載實時成像處理系統的研制,將是一個非常具有挑戰意義的課題,論文以星載SAR的預處理器設計為例,拋磚引玉,希望對未來全數字化星載實時成像處理系統的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法?；谏删仃嚨木幋a算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比?？紤]到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
如今IC設計進入了SOC(System-on-chip)設計時代。SOC是指在單一芯片上集成了微控制器、數字信號處理器、存儲器、I/O接口等，可以實現信號采集、轉換、存儲、處理等功能的芯片。SOC設計是基于IP可重用性的設計過程?，F在已有不少公司成功地開發了各種SOC總線規范，以便于IP核的可復用性設計。其中，ARM公司開發的AMBA(Advanced Microcontroller Bus Arehitecture)規范已經成為嵌入式應用的行業標準。嵌入式SOC芯片廣泛應用于消費電子產品中，近年來隨著彩屏手機、PDA等移動終端的普及，液晶電視等平板顯示器件的推廣，液晶顯示器已經逐漸取代CRT成為主流的顯示器件。LCD Driver IC作為液晶顯示器的重要部件，需求量也日益增大。嵌入式液晶顯示系統的設計是當今SOC設計中不可缺少的部分，而基于AMBA總線規范的LCD顯示系統更是具備良好的性能和較大的潛力。 本文提出了一種基于AMBA總線規范的彩色TFT-LCD數字圖像顯示解決方案，硬件設計上包括APB存儲接口模塊、LCD控制模塊，并用VHDL硬件描述語言進行了功能仿真，采用Mentor公司Modelsim5.8完成了系統功能驗證；軟件設計上完成了基于SAMSUNG公司S6D0110 TFT-LCD驅動芯片的測試程序的編寫和系統測試。本設計不需要掌握TFT-LCD內部構造，復雜的內部驅動原理，只需要掌握AMBA總線規范和LCD的MPU并行接口時序，采用本課題設計出的LCD顯示控制模塊簡單實用，便于推廣應用。 本課題基于Xilinx公司的VirtexⅡ FF1152 PROTO開發平臺完成了軟件調試，實現了TFT-LCD圖像顯示。調試結果表明硬件和軟件設計正確且取得了較為滿意的結果。
上傳時間： 2013-06-02
上傳用戶：小楓殘月
糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。
上傳時間： 2013-07-20
上傳用戶：xinshou123456
本文在深入研究MIL-STD-1553B總線傳輸協議以及國外協議芯片設計方法的基礎上，結合目前較流行的EDA技術，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線接口協議設計實現，并自行設計實驗板將所做的設計進行了驗證。論文從專用芯片實現的具體功能出發，結合自頂向下的設計思想，給出基于FPGA的總線接口協議設計的總體方案，并根據功能的需求完成了模塊化設計。文章重點介紹基于FPGA的總線控制器(BC)、遠程終端(RT)、總線監視器(MT)三種類型終端設計，詳細給出其設計邏輯框圖、引腳說明及關鍵模塊的仿真結果，最終通過工作方式選擇信號以及其它控制信號將三種終端結合起來以達到通用接口的功能。本設計使用硬件描述語言(VHDL)進行描述，在此基礎上使用Xilinx專用開發工具對設計進行綜合、布局布線等，最終下載到FPGA芯片XC2V2000中進行實現。 文章最后通過自行搭建的硬件平臺對所做的設計進行詳細的測試驗證，選擇ADSP21161作為主處理器，對。FPGA芯片進行初始化配置以及數據的輸入輸出控制，同時利用示波器觀測FPGA的輸出，完成系統的硬件測試。測試結果表明本文的設計方案是合理、可行的。
上傳時間： 2013-08-03
上傳用戶：kennyplds
現代IC設計中，隨著設計規模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰之一。在現代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構，結合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的Virtex-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
激光測距是隨著激光技術的出現而發展起來的一種精密測量技術，因其良好的精確度特性廣泛地應用在軍事和民用領域。但傳統的激光測距系統大多采用分立的單元電路搭建而成，不僅造成了開發成本較高，電路較復雜，調試困難等諸多問題，而且這種系統體積和重量較大，嚴重阻礙了激光測距系統的普及應用，因此近年來激光測距技術向著小型化和集成化的方向發展。本文就旨在找出一種激光測距的集成化方案，將激光接收電路部分集成為一個專用集成電路，使傳統的激光測距系統簡化成三個部分，激光器LD、接收PD和一片集成電路芯片。 本文設計的激光測距系統基于相位差式激光測距原理，綜合當前所有的測相技術，提出了一種基于FPGA的芯片運用DCM的動態移相功能實現相位差測量的方法。該方法實現起來方便快捷，無需復雜的過程計算，不僅能夠達到較高的測距精度，同時可以大大簡化外圍電路的設計，使測距系統達到最大程度的集成化，滿足了近年來激光測距系統向小型化和集成化方向發展的要求，除此，該方法還可以減少環境因素對測距誤差的影響，降低測距系統對測試環境的要求。本論文的創新點有： 1.基于方波實現激光的調制和發射，簡化了復雜的外圍電路設計； 2.激光測距的數據處理系統在一片FPGA芯片上實現，便于系統的集成。 在基于DCM的激光測距方案中，本文詳細的敘述了利用DCM測相的基本原理，并給出了由相位信息得到距離信息的計算過程，然后將利用不同測尺測得的結果進行合成，并最終將距離的二進制信息轉換成十進制顯示出來。本文以Xilinx公司Virtex-II Pro開發板做為開發平臺，通過編程和仿真驗證了該測距方案的可行性。在采用多次測量求平均值的情況下，該測距方案的測距精度可以達到3mm，測距量程可達100m。該方案設計新穎，可將整個的數據處理系統在FPGA芯片中實現，為最終的專用集成芯片的設計打下了基礎，有利于測距系統的集成單片化。
上傳時間： 2013-06-20
上傳用戶：lili1990
通用異步收發器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協議。串行外設用到異步串行接口一般采用專用集成電路實現。但是這類芯片一般包含許多輔助模塊，而時常不需要使用完整的UART的功能和輔助功能，或者當在FPGA上設計時，需要將UART功能集成到FPGA內部而不能使用芯片。藍牙主機控制器接口則是實現主機設備與藍牙模塊之間互操作的控制部件。當在使用藍牙設備的時候尤其是在監控場所，接口控制器在控制數據與計算機的傳輸上就起了至關重要的作用。 論文針對信息技術的發展和開發過程中的實際需要，設計了一個藍牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨使用，也可集成到系統芯片中，并且整個設計緊湊、穩定且可靠，其用途廣泛，具有一定的使用價值。 本設計采用TOP-DOWN設計方法，整體上分為UART接口和藍牙主機控制器接口兩部分。首先根據UART和藍牙主機控制器接口的實現原理和設計指標要求進行系統設計，對系統劃分模塊以及各個模塊的信號連接；然后進行模塊設計，設計出每個模塊的功能，并用VHDL語言編寫代碼來實現模塊功能；再使用ISE8.2I自帶的仿真器對各模塊進行功能仿真和時序仿真；最后進行硬件驗證，在Virtex-II開發板上對系統進行功能驗證。實現了發送、接收和波特率發生等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
上傳時間： 2013-04-24
上傳用戶：tianyi223
