模數(shù)轉(zhuǎn)換器(ADC)將模擬量——現(xiàn)實世界中絕大部分現(xiàn)象的特征——轉(zhuǎn)換為數(shù)字語言，以便用于信息處理、計算、數(shù)據(jù)傳輸和控制系統(tǒng)。數(shù)模轉(zhuǎn)換器(DAC)則用于將發(fā)送或存儲的數(shù)據(jù)，或者數(shù)字處理的結(jié)果，再轉(zhuǎn)換為現(xiàn)實世界的變量，以便控制、顯示信息或進一步進行模擬處理
標簽： 009 代碼 MT 數(shù)據(jù)轉(zhuǎn)換器
上傳時間： 2014-11-30
上傳用戶：784533221
SNR boost是一種噪聲成型技術(shù)，該技術(shù)能夠改變量化噪聲的頻譜
上傳時間： 2013-10-17
上傳用戶：894898248
AD9880集成自動失調(diào)功能。動失調(diào)功能通過監(jiān)控各ADC在箝位期間的輸出并計算所需的失調(diào)設(shè)置來工作，從而產(chǎn)生給定的輸出代碼。當自動失調(diào)功能使能時(寄存器0x1C:7= 1)，“目標代碼”寄存器(0x09、0x0B、0x0D)中的設(shè)置由自動失調(diào)電路用作期望的箝位代碼。電路會在箝位后(但仍在“后肩”期間)對比輸出代碼和目標代碼，然后上調(diào)或下調(diào)失調(diào)以進行補償。在自動失調(diào)模式下，失調(diào)寄存器(0x08、0x0A、0x0C)均為8位二進制補碼字格式，各對應(yīng)寄存器的位7為符號位。
標簽： 9880 AD 自動失調(diào)
上傳時間： 2013-10-22
上傳用戶：wanghui2438
The trend in ADCs and DACs is toward higher speeds and higher resolutions atreduced power levels. Modern data converters generally operate on ±5V (dualsupply) or +5V (single supply). In fact, many new converters operate on a single +3Vsupply. This trend has created a number of design and applications problems whichwere much less important in earlier data converters, where ±15V supplies and ±10Vinput ranges were the standard.
標簽： ADC 信號調(diào)節(jié) 傳感器
上傳時間： 2013-11-16
上傳用戶：sjw920325
電子發(fā)燒友網(wǎng)核心提示：本文是關(guān)于ADI數(shù)據(jù)轉(zhuǎn)換器基礎(chǔ)知識精華集錦，其中闡述了逐次逼近模數(shù)轉(zhuǎn)換器的基本原理、算法及優(yōu)缺點；ADC和DAC的直流規(guī)格和交流規(guī)格分析；DAC數(shù)模轉(zhuǎn)換器詳解及應(yīng)用舉例。 一、逐次逼近型模數(shù)轉(zhuǎn)換器 1.基本逐次逼近模數(shù)轉(zhuǎn)換器
標簽： ADI 數(shù)據(jù)轉(zhuǎn)換器 基礎(chǔ)知識
上傳時間： 2013-12-16
上傳用戶：takako_yang
Abstract: This application note describes the essential workings of an electrocardiogram (ECG). It discussesfactors that disrupt the ECG signals and make reliable, highly-accurate electrical characterization difficult. Theindustry-standard solution for ECG electrical characterization, which uses an analog front-end and ADCcombination, is explained. The article then introduces the MAX11040 simultaneous-sampling, sigma-deltaADC as a compelling, highly integrated solution that eliminates the need for the AFE, and saves both spaceand cost for the application.
標簽： ADC 24位 心電圖 中的應(yīng)用
上傳時間： 2013-12-23
上傳用戶：sssl
本設(shè)計通過采用分割電容陣列對DAC進行優(yōu)化，在減小了D/A轉(zhuǎn)換開關(guān)消耗的能量、提高速度的基礎(chǔ)上，實現(xiàn)了一款采樣速度為1 MS/s的10-bit單端逐次逼近型模數(shù)轉(zhuǎn)換器。使用cadence spectre 工具進行仿真，仿真結(jié)果表明，設(shè)計的D/A轉(zhuǎn)換器和比較器等電路滿足10-bit A/D 轉(zhuǎn)換的要求，逐次逼近A/D轉(zhuǎn)換器可以正常工作。
上傳時間： 2013-11-21
上傳用戶：chukeey
關(guān)于pipeline ADC設(shè)計的經(jīng)典碩士論文
標簽： CMOS_PIPELINE_ADC 分
上傳時間： 2013-10-16
上傳用戶：dingdingcandy
本書內(nèi)容包括三大部分：第1 部分從運算放大器的基本概念和理論出發(fā)，重點介紹了運算放大器的原理與設(shè)計，以及在各種電子系統(tǒng)中的應(yīng)用，包括視頻應(yīng)用、RF/IF 子系統(tǒng)(乘法器、調(diào)制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應(yīng)用、高速DAC 及其應(yīng)用、以及DDS 系統(tǒng)與接收機子系統(tǒng)等;第3 部分介紹了有關(guān)高速硬件設(shè)計技術(shù)，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設(shè)計考慮等。 書中內(nèi)容既有完整的理論分析，又有具體的實際應(yīng)用電路，還包括許多應(yīng)用技巧。特別適合電子電路與系統(tǒng)設(shè)計工程師、高等院校相關(guān)專業(yè)師生閱讀。
上傳時間： 2013-11-16
上傳用戶：qitiand
設(shè)計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準技術(shù)實現(xiàn)一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設(shè)計基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對電路進行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達885 V/μs，達到0.1%的穩(wěn)定精度的建立時間只需4 ns，共模抑制比153 dB。
標簽： CMOS 增益提高 運算 放大器設(shè)計
上傳時間： 2014-12-23
上傳用戶：jiiszha
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
