本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案，本文對其性能進行了分析比較，選擇了一種工程中實用的設計方案進行設計，并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素，文中采用了單口SRAM實現，減少了對存儲器的使用，利用lC設計的優化設計方法來改善電路的面積。硬件實現是采用工業EDA標準Top-to-Down設計思想來設計時間解交織，使用verilogHDL硬件描述語言來描述解交織器，用cADence Nc-verilog進行仿真，Debussy進行debug，在Altera公司的FPGA開發板上進行測試，然后用ASIC實現。測試結果證明：時間解交織器的輸出正確，實現速度較快，占用面積較小。
標簽： FPGA 算法研究
上傳時間： 2013-04-24
上傳用戶：梧桐
cADence 軟件是我們公司統一使用的原理圖設計、PCB 設計、高速仿真、自動布線的EDA 工具。本篇 cADence 使用手冊是一本基于Allegro SPB V15.2 版本的cADence 軟件的基礎使用手冊，包括原理圖設計、 PCB 設計、高速仿真、約束管理器、自動布線五個方面的內容，是一個入門級的教材。通過這本手冊旨在 讓新進員工能掌握cADence 的基本使用方法，能獨立進行原理圖及PCB 的設計，了解自動布線、約束管理 器的使用，熟悉高速仿真的過程，并對公司的EDA 流程有全面的了解。
標簽： EDA 中興通訊
上傳用戶：天天天天
教你如何在cADence Pspice中使用變壓器
標簽： Pspice 變壓器
上傳時間： 2013-05-23
上傳用戶：飛翔的胸毛
SPECCTRA 提供設計師一種以形狀為基礎的，功能強大的繞線器，可在減少使用者介入情況下完成各種復雜設計。
標簽： cADence spectra 16.30
上傳時間： 2013-06-24
上傳用戶：jxfzjh
cADence OrCAD 10.5, 讓PCB的設計進入更細節階段。與PSpice結合可應用于在Allegro平臺上。此套組系為一完整涵蓋前端至后端、使用微軟視窗平臺的流程，可以供印刷電路板(PCB) 設計師透過工具整合與程式自動化改善生產力
標簽： SPICE 60
上傳時間： 2013-06-07
上傳用戶：225588
cADence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真軟件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合語言仿真工具
標簽： NC-Verlog NC-VHDL NC-SIM 1.150
上傳時間： 2013-05-26
上傳用戶：jacking
可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用cADence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
標簽： FPGA 可配置 端口 電路
上傳時間： 2013-06-03
上傳用戶：aa54
cADence allegro簡單的PCB入門，可供大家參考
標簽： allegro PCB
上傳時間： 2013-06-17
上傳用戶：鳳臨西北
cADence ,希望有所幫助,也希望大家多多上傳關于IC設計的相關東西
標簽： candence
上傳用戶：lo25643
·通過視頻輸入進行硬件mp4壓縮 最后通過流媒體服務輸出 其中用了mega8 作步進電機控制 線路板是用cADence公司的allegro畫的
標簽： 8120 nbsp FIC ARM
上傳用戶：harveyhan
蟲蟲下載站版權所有 京ICP備2021023401號-1
