利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在cpld器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設(shè)計(jì)）實(shí)現(xiàn)數(shù)字鐘的設(shè)計(jì)、下載和調(diào)試。
標(biāo)簽： cpld VHDL 語言 數(shù)字
上傳時(shí)間： 2013-10-24
上傳用戶：古谷仁美
介紹了外置式USB無損圖像采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案，它用于特殊場(chǎng)合的圖像處理及其相關(guān)領(lǐng)域。針對(duì)圖像傳輸?shù)奶攸c(diǎn)，結(jié)合FPCA/cpld和USB技術(shù)，給出了硬件實(shí)現(xiàn)框圖，同時(shí)給出了PPGA/cpld內(nèi)部時(shí)序控制圖和USB程序流程圖，結(jié)合框圖和部分程序源代碼，具體講述了課題中遇到的難點(diǎn)和相應(yīng)的解決方案。
上傳時(shí)間： 2013-10-29
上傳用戶：qw12
為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式，在分析四相相對(duì)移相（QDPSK)信號(hào)調(diào)制解調(diào)原理的基礎(chǔ)上，設(shè)計(jì)了一種QDPSK調(diào)制解調(diào)電路，它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUSⅡ軟件平臺(tái)上，進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中，測(cè)試結(jié)果表明，調(diào)制電路能正確選相，解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致，達(dá)到了預(yù)期的設(shè)計(jì)要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the cpld of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.
標(biāo)簽： QDPSK cpld 調(diào)制解調(diào) 電路設(shè)計(jì)
上傳時(shí)間： 2013-10-28
上傳用戶：jyycc
文章詳細(xì)介紹了一種以Xilinx 公司生產(chǎn)的cpld 器件XC9536 為核心來產(chǎn)生電機(jī)繞組參考電流, 進(jìn)而實(shí)現(xiàn)具有繞組電流補(bǔ)償功能的兩相混合式步進(jìn)電動(dòng)機(jī)10 細(xì)分和50 細(xì)分運(yùn)行方式的方法。實(shí)踐證明, 該方法可以有效地提高兩相混合式步進(jìn)電動(dòng)機(jī)系統(tǒng)的運(yùn)行效果。
標(biāo)簽： cpld 器件 中的應(yīng)用 步進(jìn)電動(dòng)
上傳時(shí)間： 2013-11-16
上傳用戶：trepb001
摘要：介紹了一種利用cpld芯片設(shè)計(jì)的數(shù)字鐘電路，該系統(tǒng)采用自頂向下的層次模塊化 設(shè)計(jì)手段構(gòu)建電路，代表了BDA的發(fā)展趨勢(shì)。文中結(jié)合實(shí)例詳盡介紹了原理圖設(shè)計(jì)輸入方 式以及設(shè)計(jì)過程。
標(biāo)簽： cpld 器件 數(shù)字系統(tǒng) 設(shè)計(jì)方法
上傳時(shí)間： 2013-10-09
上傳用戶：15736969615
用Xilinx cpld作為電機(jī)控制器
標(biāo)簽： Xilinx cpld 電機(jī)控制器
上傳時(shí)間： 2013-10-16
上傳用戶：macarco
本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計(jì)原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計(jì)與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計(jì)（第3章），詳細(xì)地介紹了數(shù)字通信基帶信號(hào)的編譯碼、復(fù)接與分接、同步信號(hào)提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機(jī)序列與誤碼檢測(cè)等的原理、建模與vhdl編程設(shè)計(jì)方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語言實(shí)現(xiàn)對(duì)數(shù)字通信單元及系統(tǒng)的建模與設(shè)計(jì)。 全書內(nèi)容新穎，循序漸進(jìn)，概念清晰，針對(duì)性和應(yīng)用性強(qiáng)，既可作為高等院校通信與信息專業(yè)的高年級(jí)本科生教材或研究生的參考書，也可供科研人員及工程技術(shù)人員參考。
標(biāo)簽： cpld FPGA 數(shù)字通信 系統(tǒng)建模
上傳時(shí)間： 2014-01-03
上傳用戶：tiantian
設(shè)計(jì)了基于cpld的低功耗溫度存儲(chǔ)式測(cè)試系統(tǒng)；運(yùn)用鎢錸熱電偶溫度傳感器匹配先進(jìn)的電源管理模塊，并結(jié)合動(dòng)態(tài)存儲(chǔ)測(cè)試技術(shù)，能夠應(yīng)用于環(huán)境條件比較差的惡劣環(huán)境中，在可靠可信、微功耗的基礎(chǔ)上能得到較好的實(shí)驗(yàn)數(shù)據(jù)。
標(biāo)簽： cpld 低功耗 溫度測(cè)試系統(tǒng)
上傳時(shí)間： 2013-11-02
上傳用戶：huyiming139
本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件cpld為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用等各個(gè)領(lǐng)域，具有一定的開發(fā)價(jià)值。
上傳時(shí)間： 2015-01-11
上傳用戶：王慶才
嵌入式可編程器件cpld的典型實(shí)例 壓縮包，共計(jì)43個(gè)源碼文件。 使用ALTERA的 Muxplus 軟件即可編輯仿真 相關(guān)軟件可在教育網(wǎng)ftp下載[天網(wǎng)查詢，有很多站點(diǎn)提供]
上傳時(shí)間： 2015-01-14
上傳用戶：894898248
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
