arm verilog hdl ip core
標(biāo)簽： verilog core arm hdl
上傳時間： 2014-01-14
上傳用戶：wang0123456789
CRC 校驗(yàn)源碼分析，第一次接觸還真難以理解。這些東西不想在這里講，隨便找一下都是一大把。我想根據(jù)源代碼來分析會比較好懂一些。
標(biāo)簽： CRC 校驗(yàn)源碼 分
上傳時間： 2015-05-17
上傳用戶：zhangjinzj
CRC循環(huán)校驗(yàn)碼的VERILOG源文件，在MODELSIM下的一個工程。
標(biāo)簽： VERILOG CRC 循環(huán) 校驗(yàn)碼
上傳時間： 2015-05-20
上傳用戶：woshiayin
中文版Verilog HDL簡明教程 第1章 簡介 第2章 HDL指南 第3章 Verilog語言要素 第4章 表 達(dá) 式 第5章 門電平模型化
標(biāo)簽： Verilog HDL 簡明教程 電平
上傳時間： 2015-05-22
上傳用戶：無聊來刷下
This a demo illustrating (1) 8-bit CRC check sums, (2) 57600,N,9,1 communications, and (3) RS-422/RS-485 communications.
標(biāo)簽： communications illustrating 57600 check
上傳時間： 2014-01-06
上傳用戶：yiwen213
用Verilog HDL 語言編寫的播放梁祝的程序
標(biāo)簽： Verilog HDL 語言 編寫
上傳時間： 2015-05-24
上傳用戶：zuozuo1215
基于地址總線接口的四倍頻編碼器信號接口的 FPGA實(shí)現(xiàn) Verilog HDL的
標(biāo)簽： Verilog FPGA HDL 接口
上傳時間： 2014-08-12
上傳用戶：ayfeixiao
ptr8000原理 應(yīng)用 專為點(diǎn)對多點(diǎn)無線通信設(shè)計(jì) 內(nèi)置數(shù)據(jù)協(xié)議和CRC檢錯，無亂碼輸出載波監(jiān)測輸出。點(diǎn)對多點(diǎn)通信硬件控制，全面升級代替PTR2000系列無線模塊
標(biāo)簽： 8000 ptr CRC 多點(diǎn)
上傳時間： 2015-05-26
上傳用戶：dragonhaixm
CRC校驗(yàn)，可讀性較好，Delphi實(shí)現(xiàn)
標(biāo)簽： CRC
上傳時間： 2014-11-29
上傳用戶：pinksun9
hdl的8051核，不知道好不好用大家試試吧。xilinx公司的核
標(biāo)簽： 8051 hdl
上傳時間： 2013-12-08
上傳用戶：jcljkh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
