本源碼是用于實(shí)現(xiàn)在PNG格式的圖片中的CRC的算法。
標(biāo)簽： PNG CRC 源碼 算法
上傳時(shí)間： 2014-01-09
上傳用戶：hoperingcong
這是使用VisualC++6.0編寫的一個(gè)標(biāo)準(zhǔn)crc算法的實(shí)例。
標(biāo)簽： VisualC 6.0 crc 編寫
上傳時(shí)間： 2014-08-07
上傳用戶：dave520l
包括CRC在內(nèi)的N多算法2，自己自己看吧,很不錯(cuò),對(duì)于需要快速開發(fā)數(shù)據(jù)效驗(yàn)的朋友很有幫助
標(biāo)簽： CRC 算法
上傳時(shí)間： 2015-06-17
上傳用戶：13188549192
verilog HDL硬件描述語(yǔ)言電子書
標(biāo)簽： verilog HDL 硬件描述語(yǔ)言 電子書
上傳時(shí)間： 2015-06-18
上傳用戶：ljt101007
async--RS232VERILOG HDL原代碼
標(biāo)簽： VERILOG async 232 HDL
上傳用戶：
這是一個(gè)用C++開發(fā)的CRC效驗(yàn)程序，供大家借鑒
標(biāo)簽： CRC 程序
上傳時(shí)間： 2015-06-21
上傳用戶：TRIFCT
HDL編程風(fēng)格，很有用,希望對(duì)大家有所幫助。
標(biāo)簽： HDL 編程
上傳時(shí)間： 2015-06-23
上傳用戶：luke5347
用Verilog HDL 語(yǔ)言寫的在LCD液晶上顯示文字的源程序
標(biāo)簽： Verilog HDL LCD 語(yǔ)言
上傳時(shí)間： 2014-01-26
上傳用戶：a3318966
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽： Verilog FPGA CPLD uart
上傳時(shí)間： 2013-12-28
上傳用戶：lizhizheng88
This Verilog HDL description implements a UART.
標(biāo)簽： description implements Verilog This
上傳時(shí)間： 2013-12-17
上傳用戶：wff
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
