針對(duì)實(shí)時(shí)型相機(jī)對(duì)系統(tǒng)小型化、通用化及數(shù)據(jù)高速率可靠傳輸?shù)男枨螅闹性谘芯扛咚俅衅?解串器（SerDes）器件TLK2711工作原理的基礎(chǔ)上，提出了高速串行全雙工通信協(xié)議總體設(shè)計(jì)方案。文章以TLK2711為物理層、FPGA為鏈路層設(shè)計(jì)了高速串行全雙工通信協(xié)議，對(duì)協(xié)議的實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述。協(xié)議的在定制中力求做到了最簡(jiǎn)化，為上層用戶提供簡(jiǎn)單的數(shù)據(jù)接口。試驗(yàn)中通過兩塊電路板的聯(lián)調(diào)，完成了數(shù)據(jù)率為2.5Gbps的點(diǎn)對(duì)點(diǎn)高速傳輸，采用發(fā)送偽隨機(jī)碼測(cè)試，系統(tǒng)工作2小時(shí)，所測(cè)誤碼率小于10-12。
上傳時(shí)間： 2014-12-28
上傳用戶：wff
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶：563686540
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計(jì)成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計(jì)方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場(chǎng)需求, Xilinx 公司適時(shí)推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級(jí)的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時(shí)鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時(shí)其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計(jì)人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會(huì)導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計(jì)方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽： Rocket 2.5 高速串行 收發(fā)器
上傳時(shí)間： 2013-10-13
上傳用戶：lml1234lml
SPI（Serial Peripheral Interface，串行外圍接口）是Motorola公司提出的外圍接口協(xié)議，它采用一個(gè)串行、同步、全雙工的通信方式，解決了微處理器和外設(shè)之間的串行通信問題，并且可以和多個(gè)外設(shè)直接通信，具有配置靈活，結(jié)構(gòu)簡(jiǎn)單等優(yōu)點(diǎn)。根據(jù)全功能SPI總線的特點(diǎn)，設(shè)計(jì)的SPI接口可以最大發(fā)送和接收16位數(shù)據(jù)；在主模式和從模式下SPI模塊的時(shí)鐘頻率最大可以達(dá)到系統(tǒng)時(shí)鐘的1/4，并且在主模式下可以提供具有四種不同相位和極性的時(shí)鐘供從模塊選擇；可以同時(shí)進(jìn)行發(fā)送和接收操作，擁有中斷標(biāo)志位和溢出中斷標(biāo)志位。
標(biāo)簽： SPI 接口的設(shè)計(jì)
上傳時(shí)間： 2013-11-11
上傳用戶：himbly
單片機(jī)最小系統(tǒng)，兩位LED數(shù)碼管由串口輸出接兩個(gè)164驅(qū)動(dòng)，Lout,Rout為左右聲道輸出，SET， ALT0， ALT1為三個(gè)按鍵，也可自己在開始的I/O定義改成你想用的I/O口；12M晶振若用89C51則只可裝下約14首歌曲，用89C52則可裝下近40曲
標(biāo)簽： 單片機(jī) 最小系統(tǒng)
上傳時(shí)間： 2015-03-14
上傳用戶：qiao8960
文介紹一種用單片機(jī)普通I/O 口實(shí)現(xiàn)串行通信的方法，可在單片機(jī)的最小應(yīng)用系統(tǒng)中實(shí)現(xiàn)與兩個(gè)以上串行接口設(shè)備的多機(jī)通信。附有電路圖和源代碼。
上傳時(shí)間： 2013-12-11
上傳用戶：熊少鋒
linux下 ipv6協(xié)議 ping程序 最多運(yùn)行50線程 2.每個(gè)線程發(fā)送4個(gè)ICMP6包后開始接收 3.試驗(yàn)程序,多線程結(jié)構(gòu)安排不一定合理,待試驗(yàn)后進(jìn)一步修改 4.在終端./pingipv6 IP1 1P2......即可運(yùn)行程序 5.為單源文件,沒寫make,編譯命令為: gcc -Wall -o pingipv6 pingipv6.c -lpthread
標(biāo)簽： ping linux ICMP6 ipv6
上傳時(shí)間： 2015-05-13
上傳用戶：wyc199288
設(shè)計(jì)一個(gè)O(n2)時(shí)間的算法，找出由n個(gè)數(shù)組成的序列的最長(zhǎng)單調(diào)遞增子序列。
上傳時(shí)間： 2015-07-15
上傳用戶：qq21508895
應(yīng)用斐波納契堆和鄰接表改進(jìn)單源最短路徑算法，使其算法的時(shí)間復(fù)雜性由O( )減少為O（nlogn+e）,其中e為有向圖的邊的條數(shù)。
上傳時(shí)間： 2014-01-21
上傳用戶：woshiayin
嵌入式系統(tǒng)中閃存設(shè)備IO軟件的設(shè)計(jì)與實(shí)現(xiàn) 閃存作為最常用的嵌入式存儲(chǔ)設(shè)備，其管理和訪問技術(shù)對(duì)整個(gè)系統(tǒng)的性能有著較大的影響。目前嵌入式系統(tǒng)中廣泛采用的閃存管理軟件在可移植性、靈活性方面都存在不足。因此本文在分析了這些管理軟件現(xiàn)存問題的基礎(chǔ)上提出了一種比較合理的閃存I/O軟件分層結(jié)構(gòu)，并通過對(duì)軟件的模塊化設(shè)計(jì)與實(shí)現(xiàn)證明了該分層結(jié)構(gòu)在移植性、通用性方面的優(yōu)勢(shì)。
標(biāo)簽： 閃存 嵌入式系統(tǒng) 嵌入式 存儲(chǔ)設(shè)備
上傳時(shí)間： 2015-09-05
上傳用戶：杜瑩12345
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
