現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結構設計進行優化并利用FPGA實現，而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果。 測試結果表明，系統的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。
上傳時間： 2013-07-30
上傳用戶：13913148949
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
十種精密全波整流電路 圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區分;除非特殊說明,增益均按1設計. 圖1是最經典的電路,優
上傳時間： 2013-07-21
上傳用戶：zoushuiqi
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
傳統的全橋開關電源拓撲，最常用于大功率隔離式或脫線電源。雖然它需要多加兩個開關元件。但其能輸出更大功率，又有較高的效率，且變壓器體積比單端方式的都小。開關還有較小的電壓及電流應力。全橋變換器還提供固有的變壓器磁芯自動復位及平衡。因而可有最大占空比，進一步提高效率，而軟開關的全橋，可進一步改善性能提高效率。
上傳時間： 2014-07-13
上傳用戶：Garfield
移相控制的全橋PWM變換器是最常用的中大功率DC／DC變換電路拓撲形式之一。移相PWM控制方式利用開關管的結電容和高頻變壓器的漏電感或原邊串聯電感作為諧振元件，使開關管能進行零電壓開通和關斷，從而有效地降低了電路的開關損耗和開關噪聲，減少了器件開關過程中產生的電磁干擾，為變換器提高開關頻率、提高效率、減小尺寸及減輕質量提供了良好的條件。然而，傳統的移相全橋變換器的輸出整流二極管存在反向恢復過程，會引起寄生振蕩，二極管上存在很高的尖峰電壓，需增加阻容吸收回路進行抑制，文獻提出了兩種帶箝位二極管的拓撲，可以很好地抑制寄生振蕩。本文采取文獻提出的拓撲結構，設計了一臺280 W移相全橋軟開關DC／DC變換器，該變換器輸入電壓為194～310 V，輸出電壓為76V。
上傳時間： 2014-08-30
上傳用戶：thing20
MCS-51單片機歷史悠久，應用廣泛，教材豐富，為單片機學習者、工作者之首選！而STC51單片機，軟件硬件全面兼容其他公司51單片機，功能更強，功能更多，可以反復編程實驗10萬次以上，是某些單片機壽命100倍！ 本實驗板采用了專利（ZL02255024.0），除了做單片機實驗以外，還可以做其它工作，如程序代碼燒錄、真實觀察運行結果，真正實現了實驗、編程、開發一體化！本實驗板已經自帶有編程燒錄的功能，可以對STC公司的全系列51單片機進行編程，可以幫大家省下購買編程器的錢，本STC單片機板編程燒錄程序非常可靠，速度也很快，讓使用特別方便，您在開發產品時，可以立即改變代碼，立即燒錄，立即觀看真實結果,無需再進行所謂的仿真。 最值得一提的是：STC推出的系列51單片機芯片是全面兼容其它51單片機的，而51單片機是主流大軍，每一個高等院校、普通學校、網站、業余單片機培訓都是以51單片機為入門教材的，所以，教材最多，例子最多。 本板采用了特別的設計，40PIN的萬能插座，20PIN的萬能插座（8位單片機也有很多精簡版本，例如89C2051只有20個引腳），省時省力，充分保護您的單片機芯片，延長壽命。 40個I/O口都完全開放獨立的，使用時用連接跳線連接到板載硬件資源上，任意一個I/O口都可以連接到相同的硬件資源上，這樣在開發單片機產品時可以任意定義各引腳功能，市面上的同類產品將外圍硬件直接與單片機引腳相連而無法自己定義功能（因此外形小巧、價格便宜），實驗成功后進行產品化時，由于不可能將原實驗板的連接線路搬到自己的產品中，因此必須更改源程序，與此相比，本實驗板具有的功能將有革命性的意義。 本開發實驗板的功能和擴展性能已經達到極限，這是與本站的專利技術相結合的最大特點，可以無限組合，實現功能無限！
上傳時間： 2013-12-31
上傳用戶：cooran
P87LPC767 OTP 單片機原理 P87LPC767 是20 腳封裝的單片機適合于許多要求高集成度低成本的場合可以滿足許多方面的性能要求作為Philips 小型封裝系列中的一員P87LPC767 提供高速和低速的晶振和RC 振蕩方式可編程選擇具有較寬的操作電壓范圍可編程I/O 口線輸出模式選擇可選擇施密特觸發輸入LED 驅動輸出有內部看門狗定時器P87LPC767 采用80C51 加速處理器結構指令執行速度是標準80C51 MCU 的兩倍特性 操作頻率為20MHz 時除乘法和除法指令外加速80C51 指令執行時間為300600ns VDD=4.5 5.5V 時時鐘頻率可達20MHz VDD=2.7 4.5V 時時鐘頻率最大為10MHz 4 通道多路8 位A/D 轉換器在振蕩器頻率fosc=20MHz 時轉換時間為9.3μs 用于數字功能時操作電壓范圍為2.7 6.0V 4K 字節OTP 程序存儲器128 字節的RAM 32Byte 用戶代碼區可用來存放序列碼及設置參數 2 個16 位定時/計數器每一個定時器均可設置為溢出時觸發相應端口輸出 內含 2 個模擬比較器 全雙工通用異步接收/發送器UART 及I2C 通信接口 八個鍵盤中斷輸入另加2 路外部中斷輸入 4 個中斷優先級 看門狗定時器利用片內獨立振蕩器,無需外接元件,看門狗定時器溢出時間有8 種選擇 低電平復位使用片內上電復位時不需要外接元件 低電壓復位選擇預設的兩種電壓之一復位可在掉電時使系統安全關閉也可將其設置為一個中斷源 振蕩器失效檢測看門狗定時器具有獨立的片內振蕩器因此它可用于振蕩器的失效檢測 可配置的片內振蕩器及其頻率范圍和RC 振蕩器選項(用戶通過對EPROM 位編程選擇) 選擇RC 振蕩器時不需外接振蕩器件 可編程 I/O 口輸出模式準雙向口,開漏輸出,上拉和只有輸入功能可選擇施密特觸發輸入 所有口線均有20mA 的驅動能力 可控制口線輸出轉換速度以降低EMI,輸出最小上升時間約為10ns 最少 15 個I/O 口,選擇片內振蕩和片內復位時可多達18 個I/O 口 如果選擇片內振蕩及復位時,P87LPC767 僅需要連接電源線和地線 串行 EPROM 編程允許在線編程2 位EPROM 安全碼可防止程序被讀出 空閑和掉電兩種省電模式提供從掉電模式中喚醒功能低電平中斷輸入啟動運行典型的掉電電流為1μA 低功耗 4MHz-20MHz,1.7-10mA@3.3v 100KHz-4MHz,0.044-1.7mA@3.3v 20KHz-100KHz,9-44μA@3.3v 20 腳DIP 和SO 封裝
上傳時間： 2013-11-06
上傳用戶：xcy122677
C8051F單片機 C8051F系列單片機 單片機自20世紀70年代末誕生至今，經歷了單片微型計算機SCM、微控制器MCU及片上系統SoC三大階段，前兩個階段分別以MCS-51和80C51為代表。隨著在嵌入式領域中對單片機的性能和功能要求越來越高，以往的單片機無論是運行速度還是系統集成度等多方面都不能滿足新的設計需要，這時Silicon Labs 公司推出了C8051F系列單片機，成為SoC的典型代表。 C8051F具有上手快(全兼容8051指令集)、研發快(開發工具易用，可縮短研發周期)和見效快(調試手段靈活)的特點，其性能優勢具體體現在以下方面： 基于增強的CIP-51內核，其指令集與MCS-51完全兼容，具有標準8051的組織架構，可以使用標準的803x/805x匯編器和編譯器進行軟件開發。CIP-51采用流水線結構，70%的的指令執行時間為1或2個系統時鐘周期，是標準8051指令執行速度的12倍；其峰值執行速度可達100MIPS(C8051F120等)，是目前世界上速度最快的8位單片機。 增加了中斷源。標準的8051只有7個中斷源Silicon Labs 公司 C8051F系列單片機擴展了中斷處理這對于時實多任務系統的處理是很重要的擴展的中斷系統向CIP-51提供22個中斷源允許大量的模擬和數字外設中斷一個中斷處理需要較少的CPU干預卻有更高的執行效率。 集成了豐富的模擬資源，絕大部分的C8051F系列單片機都集成了單個或兩個ADC，在片內模擬開關的作用下可實現對多路模擬信號的采集轉換；片內ADC的采樣精度最高可達24bit，采樣速率最高可達500ksps，部分型號還集成了單個或兩個獨立的高分辨率DAC，可滿足絕大多數混合信號系統的應用并實現與模擬電子系統的無縫接口；片內溫度傳感器則可以迅速而精確的監測環境溫度并通過程序作出相應處理，提高了系統運行的可靠性。 集成了豐富的外部設備接口。具有兩路UART和最多可達5個定時器及6個PCA模塊，此外還根據不同的需要集成了SMBus、SPI、USB、CAN、LIN等接口，以及RTC部件。外設接口在不使用時可以分別禁止以降低系統功耗。與其他類型的單片機實現相同的功能需要多個芯片的組合才能完成相比，C8051單片機不僅減少了系統成本，更大大降低了功耗。 增強了在信號處理方面的性能，部分型號具有16x16 MAC以及DMA功能，可對所采集信號進行實時有效的算法處理并提高了數據傳送能力。 具有獨立的片內時鐘源(精度最高可達0.5%)，設計人員既可選擇外接時鐘，也可直接應用片內時鐘，同時可以在內外時鐘源之間自如切換。片內時鐘源降低了系統設計的復雜度，提高了系統可靠性，而時鐘切換功能則有利于系統整體功耗的降低。 提供空閑模式及停機模式等多種電源管理方式來降低系統功耗 實現了I/O從固定方式到交叉開關配置。固定方式的I/O端口，既占用引腳多，配置又不夠靈活。在C8051F中，則采用開關網絡以硬件方式實現I/O端口的靈活配置，外設電路單元通過相應的配置寄存器控制的交叉開關配置到所選擇的端口上。 復位方式多樣化，C8051F把80C51單一的外部復位發展成多源復位，提供了上電復位、掉電復位、外部引腳復位、軟件復位、時鐘檢測復位、比較器0復位、WDT復位和引腳配置復位。眾多的復位源為保障系統的安全、操作的靈活性以及零功耗系統設計帶來極大的好處。 從傳統的仿真調試到基于JTAG接口的在系統調試。C8051F在8位單片機中率先配置了標準的JTAG接口（IEEE1149.1）。C8051F的JTAG接口不僅支持Flash ROM的讀/寫操作及非侵入式在系統調試，它的JTAG邏輯還為在系統測試提供邊界掃描功能。通過邊界寄存器的編程控制，可對所有器件引腳、SFR總線和I/O口弱上拉功能實現觀察和控制。 C8051F系列單片機型號齊全，可根據設計需求選擇不同規模和帶有特定外設接口的型號，提供從多達100個引腳的高性能單片機到最小3mmX3mm的封裝，滿足不同設計的需要。 基于上述特點，Silicon Labs 公司C8051F系列單片機作為SoC芯片的杰出代表能夠滿足絕大部分場合的復雜功能要求，并在嵌入式領域的各個場合都得到了廣泛的應用：在工業控制領域，其豐富的模擬資源可用于工業現場多種物理量的監測、分析及控制和顯示；在便攜式儀器領域，其低功耗和強大的外設接口也非常適合各種信號的采集、存儲和傳輸；此外，新型的C8051F5xx系列單片機也在汽車電子行業中嶄露頭角。正是這些優勢，使得C8051單片機在進入中國市場的短短幾年內就迅速風靡，相信隨著新型號的不斷推出以及推廣力度的不斷加大，C8051系列單片機將迎來日益廣闊的發展空間，成為嵌入式領域的時代寵兒 此系列單片機完全兼容MCS-51指令集，容易上手，開發周期短，大大節約了開發成本。C8051F系統集成度高，總線時鐘可達25M
上傳時間： 2013-11-24
上傳用戶：testAPP
