基于cyclone系列FPGA的模擬幅度調(diào)制的VHDL代碼
標(biāo)簽： cyclone FPGA VHDL 模擬
上傳時間： 2013-08-12
上傳用戶：hongmo
利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實現(xiàn)對LCD模塊1602C的顯示控制.已經(jīng)調(diào)試通過.已經(jīng)形成模版,可以進一步使用開發(fā).
標(biāo)簽： proasic3 actel 1602C FPGA
上傳用戶：lwq11
FPGA實驗：用于檢測輸入的二進制系列，連續(xù)輸入4個0或1，輸出1，否則輸出0。用按鍵模擬開關(guān)輸入
標(biāo)簽： FPGA 實驗 二進制 用于檢測
上傳時間： 2013-08-15
上傳用戶：qwer0574
Altera cyclone ep1c6對sram idt71系列的讀寫時序控制
標(biāo)簽： cyclone Altera ep1c6 sram
上傳時間： 2013-08-16
上傳用戶：13681659100
主要介紹了關(guān)于MAGIC3000系列CPLD開發(fā)板的十個實例,如霓虹燈演示、與PC串口通信等。
標(biāo)簽： MAGIC 3000 CPLD 開發(fā)板
上傳用戶：894898248
C6000系列之6701開發(fā)板相關(guān)文件及說明
標(biāo)簽： C6000 6701 開發(fā)板
上傳時間： 2013-08-20
上傳用戶：xuanjie
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA
上傳用戶：it男一枚
本文詳細(xì)分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點及功能,使用VHDL語言實現(xiàn)數(shù)字邏輯,實現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.
標(biāo)簽： COOLRUNNER CPLD
上傳時間： 2013-08-26
上傳用戶：亞亞娟娟123
proteus仿真ARM2100系列例子-adc采樣\r\n有了PROTEUS軟件我們不用開發(fā)板也可以進行ARM項目開發(fā)了!
標(biāo)簽： proteus 2100 ARM adc
上傳用戶：kangqiaoyibie
采用CPLD來培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，F(xiàn)AS）可選
標(biāo)簽： CYCLONE ALTERA CPLD FPGA
上傳時間： 2013-08-27
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
