亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga應用開發入門與典型實例

  • 基于FPGA測控系統研究論文

    基于FPGA測控系統研究論文,內容相當不錯,解壓后格式為nh用CAJViewer打開

    標簽: FPGA 測控 系統研究 論文

    上傳時間: 2013-09-01

    上傳用戶:蔣清華嗯

  • 關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!

    關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!

    標簽: FPGA CPLD 插補算法 控制

    上傳時間: 2013-09-02

    上傳用戶:taox

  • 這是我用vhdl語言

    這是我用vhdl語言,在fpga內部做了一個雙口ram的程序。我的郵箱:wleechina@163.com

    標簽: vhdl 語言

    上傳時間: 2013-09-02

    上傳用戶:jhksyghr

  • 一個基于FPGA的串口程序

    一個基于FPGA的串口程序,已經經過驗證,對用FPGA做串口的朋友提供參考和借鑒!

    標簽: FPGA 串口程序

    上傳時間: 2013-09-02

    上傳用戶:a82531317

  • 計PLD/FPGA時通常采用幾種時鐘類型

    無淪是用離散邏輯、可編程邏輯,還是用全定制硅器件實現的任何數字設計,為了成功地操\r\n作,可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導致錯誤的行為,并且調試困難、花銷很大。 在設計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型:全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統能夠包括上\r\n述四種時鐘類型的任意組合。

    標簽: FPGA PLD 時鐘

    上傳時間: 2013-09-04

    上傳用戶:yelong0614

  • FPGA和PC機之間串行通信對輸出正弦波頻率的控制

    1、 利用FLEX10的片內RAM資源,根據DDS原理,設計產生正弦信號的各功能模塊和頂層原理圖; 2、 利用實驗板上的TLC7259轉換器,將1中得到的正弦信號,通過D/A轉換,通過ME5534濾波后在示波器上觀察; 3、 輸出波形要求: 在輸入時鐘頻率為16KHz時,輸出正弦波分辨率達到1Hz; 在輸入時鐘頻率為4MHz時,輸出正弦波分辨率達到256Hz; 4、 通過RS232C通信,實現FPGA和PC機之間串行通信,從而實現用PC機改變頻率控制字,實現對輸出正弦波頻率的控制。

    標簽: FPGA PC機 串行通信 輸出

    上傳時間: 2013-09-06

    上傳用戶:zhuimenghuadie

  • viterbi譯碼器的一種fpga實現

    viterbi譯碼器的一種fpga實現.是一個cs252\r\n的project的result\r\n供大家研究用

    標簽: viterbi fpga 譯碼器

    上傳時間: 2013-09-06

    上傳用戶:dsgkjgkjg

  • CPLD/FPGA數字系統設計電子書

    CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路(ASIC),特別適合于產品的樣品開發與小批量生產。本書從現代電子系統設計的角度出發,以全球著名的可編程邏輯器件供應商Xilinx公司的產品為背景,系統全面地介紹該公司的CPLD/FPGA產品的結構原理、性能特點、設計方法以及相應的EDA工具軟件,重點介紹CPLD/FPGA在數字系統設計、數字通信與數字信號處理等領域中的應用。\r\n 本書內容新穎、技術先進、由淺入深,既有關于大規模可編輯邏輯器件的系統論述,又有豐富的設計應用實例。對于從事各類

    標簽: CPLD FPGA 數字系統設計 電子書

    上傳時間: 2013-09-06

    上傳用戶:Maple

  • 用單片機配置FPGA—PLD設計技巧

    用單片機配置FPGA—PLD設計技巧 Configuration/Program Method for Altera Device Configure the FLEX Device You can use any Micro-Controller to configure the FLEX device–the main idea is clocking in ONE BITof configuration data per CLOCK–start from the BIT 0􀂄The total Configuration time–e.g. 10K10 need 15K byte configuration file•calculation equation–10K10* 1.5= 15Kbyte–configuration time for the file itself•15*1024*8*clock = 122,880Clock•assume the CLOCK is 4MHz•122,880*1/4Mhz=30.72msec

    標簽: FPGA PLD 用單片機 設計技巧

    上傳時間: 2013-10-09

    上傳用戶:a67818601

  • 使用QUARTUS_II做FPGA開發全流程_傻瓜式詳細教程

    用QUARTUS_II做FPGA開發全流程

    標簽: QUARTUS_II FPGA 流程 傻瓜式

    上傳時間: 2013-11-18

    上傳用戶:DXM35

主站蜘蛛池模板: 泽州县| 绍兴市| 喀什市| 淮安市| 铜鼓县| 鄂尔多斯市| 盱眙县| 贵定县| 宣汉县| 巫山县| 白银市| 阿合奇县| 中西区| 财经| 崇仁县| 自治县| 河源市| 禄劝| 冕宁县| 东辽县| 成武县| 克什克腾旗| 大洼县| 邯郸县| 赣州市| 瑞丽市| 锦屏县| 涞源县| 通许县| 中山市| 礼泉县| 无为县| 城固县| 象州县| 夏河县| 略阳县| 建水县| 乌拉特中旗| 和平区| 孟津县| 大英县|