本文以“機(jī)車車輛輪對動(dòng)態(tài)檢測裝置”為研究背景,以改進(jìn)提升裝置性能為目標(biāo),研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上實(shí)現(xiàn)圖像采集控制、圖像處理算法、JPEG(Joint Photographic Expert Group)壓縮編碼標(biāo)準(zhǔn)的基本系統(tǒng)。本文使用硬件描述語言Verilog,以RedLogic的RVDK開發(fā)板作為硬件平臺(tái),在開發(fā)工具OUARTUS2 6.0和MODELSIM SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。 數(shù)據(jù)采集部分完成的功能是將由模擬攝像機(jī)拍攝到的圖像信號(hào)進(jìn)行數(shù)字化,然后從數(shù)據(jù)流中提取有效數(shù)據(jù),加以適當(dāng)裁剪,最后將奇偶場圖像數(shù)據(jù)合并成幀,存儲(chǔ)到存儲(chǔ)器中。數(shù)字化及碼流產(chǎn)生的功能由SAA7113芯片完成,由FPGA對SAA7113芯片初始化設(shè)置、控制,并對數(shù)字化后的數(shù)據(jù)進(jìn)行操作。 圖像處理算法部分考慮到實(shí)時(shí)性與算法復(fù)雜度等因素,從裝置的圖像處理流程中有選擇性地實(shí)現(xiàn)了直方圖均衡化、中值濾波與邊緣檢測三種圖像處理算法。 壓縮編碼部分依據(jù)JPEG標(biāo)準(zhǔn)基本系統(tǒng)順序編碼模式,在FPGA上實(shí)現(xiàn)了DCT(Discrete Cosine Transform)變換、量化、Zig-Zag掃描、直流系數(shù)DPCM(Differential Pulse Code Modulation)編碼、交流系數(shù)RLC(Run Length code)編碼、霍夫曼編碼等主要步驟,最后用實(shí)際的圖像數(shù)據(jù)塊對系統(tǒng)進(jìn)行了驗(yàn)證。
上傳時(shí)間: 2013-04-24
上傳用戶:qazwsc
隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展,數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù),己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外,現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程,為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容: (1)結(jié)合某工程的具體需求,設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng),核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片,存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM,圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法,為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊,使核心壓縮模塊能夠方便靈活地訪問片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺(tái),對實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測試和硬件測試,驗(yàn)證了其功能的正確性。
標(biāo)簽: FPGA 圖像壓縮系統(tǒng)
上傳時(shí)間: 2013-04-24
上傳用戶:stampede
運(yùn)用Verilog語言來實(shí)現(xiàn)在FPGA的中值濾波
標(biāo)簽: Verilog FPGA 中值濾波 程序
上傳時(shí)間: 2013-08-04
上傳用戶:yd19890720
基于嵌入式技術(shù)的遠(yuǎn)程監(jiān)控系統(tǒng)可以達(dá)到動(dòng)態(tài)、無死角的監(jiān)控目的,可以對一些特殊環(huán)境進(jìn)行遠(yuǎn)程監(jiān)視和控制,且不受濕度、溫度等條件的影響,廣泛應(yīng)用于軍事、交通、智能家居、醫(yī)療監(jiān)護(hù)等多個(gè)領(lǐng)域。可以解決傳統(tǒng)監(jiān)控系統(tǒng)將圖像采集設(shè)備固定在一個(gè)地方而使監(jiān)控范圍有限,適用場合少等弊端。 本文設(shè)計(jì)了一款基于ARM和FPGA的遠(yuǎn)程監(jiān)控系統(tǒng)。首先在對遠(yuǎn)程監(jiān)控系統(tǒng)功能分析的基礎(chǔ)上,設(shè)計(jì)了以ARM為主控制器和FPGA為輔助控制器的硬件電路,采用ARM芯片控制圖像采集、速度采集、網(wǎng)絡(luò)傳輸?shù)雀蓴_小的模塊,采用FPGA芯片控制電機(jī)驅(qū)動(dòng)、舵機(jī)驅(qū)動(dòng)、電池監(jiān)控等干擾大的模塊,大大提高了系統(tǒng)的穩(wěn)定性;其次設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集、GPIO、PWM、外中斷EINT-19的流接口驅(qū)動(dòng)程序;同時(shí)設(shè)計(jì)了基于WinCE操作系統(tǒng)的圖像采集及壓縮、網(wǎng)絡(luò)通信、車模速度采集的應(yīng)用程序;FPGA內(nèi)部邏輯電路采用Verilog語言完成電源監(jiān)控、舵機(jī)控制、直流電機(jī)控制等功能。 本系統(tǒng)集圖像采集和壓縮、運(yùn)動(dòng)控制、網(wǎng)絡(luò)傳輸于一體。其圖像采集速度達(dá)30幀/秒,圖像分辨率達(dá)640x480,JPEG壓縮比達(dá)10:1,控制命令響應(yīng)時(shí)間為1s,網(wǎng)絡(luò)傳輸速率達(dá)10Mbps。其功能擴(kuò)展容易,功耗低,體積小,抗干擾能力強(qiáng),具有很好的市場前景。
標(biāo)簽: FPGA ARM 遠(yuǎn)程監(jiān)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-06-18
上傳用戶:heart520beat
·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....
上傳時(shí)間: 2013-05-20
上傳用戶:Garfield
· 摘要: MATLAB是一種建立在向量、數(shù)組、矩陣基礎(chǔ)上,面向科學(xué)和工程計(jì)算的高級(jí)語言,為科學(xué)研究和工程計(jì)算提供了一個(gè)方便有效的工具.該文簡要介紹了B樣條和B樣條小波的構(gòu)成,并利用MATLAB語言編寫了繪制任意階B樣條和B樣條小波圖形的程序.
上傳時(shí)間: 2013-04-24
上傳用戶:sqq
蘇泊爾C21S02-B電磁爐電路圖,紅線標(biāo)注,重點(diǎn)模塊說明!
上傳時(shí)間: 2013-06-22
上傳用戶:huangzr5
制作基于PIC Mcu 的ADS-B接收機(jī)的全套資料,包括SCH、PCB、源碼和PC端軟件。
上傳時(shí)間: 2013-04-24
上傳用戶:cx111111
利用FPGA來實(shí)現(xiàn)一個(gè)簡單的醫(yī)療呼叫系統(tǒng),使用語言VERILOG
標(biāo)簽: FPGA 呼叫系統(tǒng)
上傳時(shí)間: 2013-08-06
上傳用戶:kytqcool
書籍“無線通信fpga設(shè)計(jì)”里的源代碼實(shí)例,里面有verilog和MATLAB兩種語言實(shí)例
上傳時(shí)間: 2013-08-07
上傳用戶:jackandlee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1