亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga-<b>JPeg</b>-verilog

  • 基于ARM的全數字B型超聲診斷儀的設計與研究

    超聲理論與技術的快速發展，使超聲設備不斷更新，超聲檢查已成為預測和評價疾病及其治療結果不可缺少的重要方法。超聲診斷技術不僅具有安全、方便、無損、廉價等優點，其優越性還在于它選用診斷參數的多樣性及其在工程上實現的靈活性。 全數字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統，是一種新型的、操作方便的、技術含量高的機型。它具有現有黑白B超的基本功能，能夠對超聲回波數據進行靈活的處理，從而使操作更加方便，圖象質量進一步提高，并為遠程醫療、圖像存儲、拷貝等打下基礎，是一種很有發展前景、未來市場的主打產品。全數字B型超聲診斷儀的基本技術特點是用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理，它的實現主要倚重于FPGA技術。現在FPGA已經成為多種數字信號處理（DSP）應用的強有力解決方案。硬件和軟件設計者可以利用可編程邏輯開發各種DSP應用解決方案。可編程解決方案可以更好地適應快速變化的標準、協議和性能需求。 本論文首先闡述了醫療儀器發展現狀和嵌入式計算機體系結構及發展狀況，提出了課題研究內容和目標。然后從B超診斷原理及全數字B超診斷儀設計入手深入分析了B型超聲診斷儀的系統的硬件體系機構。對系統的總體框架和ARM模塊設計做了描述后，接著分析了超聲信號進行數字化處理的各個子模塊、可編程邏輯器件的結構特點、編程原理、設計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統的移植和設備驅動的開發，詳細描述了B型超聲診斷儀的軟件環境的架構及其設備驅動的詳細設計。最后對整個系統的功能和特點進行了總結和展望。

    標簽： ARM 全數字 儀的設計 超聲診斷

    上傳時間： 2013-05-28

    上傳用戶：sssnaxie

  • 基于FPGA的多路E1反向復用傳輸芯片的設計與實現

    隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

    標簽： FPGA 多路 傳輸 片的設計

    上傳時間： 2013-07-16

    上傳用戶：asdkin

  • pld/fpga,vhdl/verilog的相關學習資料

    可編程邏輯器件 pld/fpga,vhdl/verilog的相關學習資料，設計技巧，抓緊免費下載。

    標簽： verilog fpga vhdl pld

    上傳時間： 2013-08-06

    上傳用戶：李彥東

  • 使用Verilog實現基于FPGA的SDRAM控制器

    使用Verilog實現基于FPGA的SDRAM控制器

    標簽： Verilog SDRAM FPGA 控制器

    上傳時間： 2013-08-08

    上傳用戶：litianchu

  • 華為的FPGA和Verilog的教程

    華為的FPGA和Verilog的教程，我相信對大家的用處是毋庸置疑的。

    標簽： Verilog FPGA 華為 教程

    上傳時間： 2013-08-13

    上傳用戶：manlian

  • FPGA開發板上寫的Verilog代碼 功能是從電腦端發送一個字節

    FPGA開發板上寫的Verilog代碼：\r\n功能是從電腦端發送一個字節，然后把它接收回來。\r\n

    標簽： Verilog FPGA 開發板 代碼

    上傳時間： 2013-08-15

    上傳用戶：copu

  • FPGA的uart控制器的verilog源程序

    FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調試運行成功

    標簽： verilog FPGA uart 控制器

    上傳時間： 2013-08-15

    上傳用戶：qazxsw

  • xilinx fpga 做VGA驅動信號的Verilog原代碼,ise版本9.2

    xilinx fpga 做VGA驅動信號的Verilog原代碼,ise版本9.2,

    標簽： Verilog xilinx fpga VGA

    上傳時間： 2013-08-16

    上傳用戶：jasson5678

  • 用Verilog語言編寫的FPGA控制PWM的程序

    用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!

    標簽： Verilog FPGA PWM 語言

    上傳時間： 2013-08-16

    上傳用戶：梧桐

  • 基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖

    基于FPGA的交通燈的設計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現\r\n

    標簽： Verilog FPGA HDL 交通燈

    上傳時間： 2013-08-18

    上傳用戶：BOBOniu

主站蜘蛛池模板： 鄱阳县| 闽侯县| 宁国市| 广水市| 邢台市| 四平市| 沁阳市| 南康市| 茌平县| 桐柏县| 乌拉特中旗| 泽州县| 石门县| 陇南市| 昌邑市| 金沙县| 大姚县| 利辛县| 苏尼特左旗| 扬中市| 蒙阴县| 双峰县| 武强县| 渭南市| 桐梓县| 奎屯市| 石泉县| 莱州市| 班玛县| 清镇市| 盘山县| 临沭县| 扶绥县| 西盟| 六枝特区| 涿州市| 安化县| 长海县| 曲阳县| 达孜县| 楚雄市|