《FPGA數字電子系統設計與開發實例導航》的配套光盤，Verilog編寫，USB、I2C、MAC的接口設計
標簽： FPGA 數字電子 開發實例 導航
上傳時間： 2013-08-12
上傳用戶：xa_lgy
FPGA&SOPC快速入門教程(PDF)，基于Verilog HDL語言，開發環境Quartus
標簽： FPGA SOPC 快速入門
上傳時間： 2013-08-14
上傳用戶：半熟1994
東南大學Verilog講義.rar\\\\r\\\\n高級FPGA教學實驗指導書－邏輯設計部分.pdf\\\\r\\\\n...
標簽： Verilog 東南大學 講義
上傳時間： 2013-08-15
上傳用戶：黃華強
基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案
標簽： FPGA 數字鎖相環
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
基于QUARTUSII軟件 實現FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標簽： QUARTUSII CYCLONE ATERA FPGA
上傳時間： 2013-08-20
上傳用戶：it男一枚
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學習arm和FPGA開發有幫助。
標簽： verilog fpga arm9 arm
上傳時間： 2013-08-23
上傳用戶：xlcky
fpga功能實現有限字長響應FIR，用verilog編寫
標簽： fpga FIR 有限字長
上傳時間： 2013-08-24
上傳用戶：hz07104032
本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態
上傳時間： 2013-08-31
上傳用戶：pwcsoft
上傳時間： 2013-09-01
上傳用戶：410805624
基于FPGA的can 總線設計，采用verilog語言編寫。在FPGA的開發環境下，新建一個工程，然后將本文件中的各個源代碼添加進工程里，即可運行仿真。
標簽： FPGA can 總線設計
上傳時間： 2013-09-03
上傳用戶：498732662
蟲蟲下載站版權所有 京ICP備2021023401號-1
