<center id="gkeoa"></center>
<rt id="gkeoa"></rt>
<acronym id="gkeoa"></acronym>
verilog編寫fpga與片外SRAM通信模塊
標(biāo)簽： verilog fpga SRAM 編寫
上傳時間： 2016-08-09
上傳用戶：shinesyh
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳用戶：jackgao
verilog編寫基于FPGA的示波器核心實現(xiàn)
標(biāo)簽： verilog FPGA 編寫 示波器
上傳時間： 2014-01-26
上傳用戶：sqq
lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)
標(biāo)簽： FPGA verilog lab1 Hdl
上傳時間： 2014-10-29
上傳用戶：stella2015
FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實可用，驗證通過，工程環(huán)境為Altera Quartus
標(biāo)簽： Verilog FPGA HDL 程序
上傳時間： 2016-09-01
上傳用戶：VRMMO
FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實可用，驗證通過，工程環(huán)境為Altera Quartus II
上傳時間： 2014-01-09
上傳用戶：Altman
關(guān)于用鍵盤與FPGA通信的verilog代碼,精辟好
標(biāo)簽： verilog FPGA 鍵盤 通信
上傳時間： 2013-11-29
上傳用戶：lxm
基于FPGA的交通燈的設(shè)計 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實現(xiàn)
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時間： 2016-09-05
上傳用戶：ggwz258
基于FPGA的JPEG圖像壓縮芯片設(shè)計
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計
上傳用戶：cmc_68289287
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳時間： 2016-09-06
上傳用戶：1583060504
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="64gsc"></rt>
