亚洲一区激情,free性护士videos欧美,艳女tv在线观看国产一区

fpga-jpeg-Verilog

在顯示器上顯示漢字,在FPGA上實現,使用Verilog HDL 設計,完全可是直接使用

在顯示器上顯示漢字,在FPGA上實現,使用Verilog HDL 設計,完全可是直接使用

標簽： Verilog FPGA HDL 顯示器

上傳時間： 2014-09-04

上傳用戶：zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發出各種不同的聲音

使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發出各種不同的聲音

標簽： Verilog FPGA HDL 蜂鳴器

上傳時間： 2013-12-21

上傳用戶：wendy15
FPGA/CPLD應用,uart的Verilog HDL原碼

FPGA/CPLD應用,uart的Verilog HDL原碼

標簽： Verilog FPGA CPLD uart

上傳時間： 2013-12-28

上傳用戶：lizhizheng88
checksum fpga verilog

checksum fpga verilog

標簽： checksum verilog fpga

上傳時間： 2014-01-22

上傳用戶：ruixue198909
crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC de

crack for ModelSim, a Verilog, VHDL and mixed VHDL / Verilog CAD simulator for FPGA, board and IC design.

標簽： Verilog VHDL and for

上傳時間： 2015-07-10

上傳用戶：15736969615
本原碼是基于Verilog HDL語言的FPGA原程序

本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

標簽： Verilog FPGA HDL 語言

上傳時間： 2015-08-04

上傳用戶：15071087253
利用FPGA實現浮點運算的verilog代碼希望能夠給需要做這方面研究的同仁有所幫助

利用FPGA實現浮點運算的verilog代碼希望能夠給需要做這方面研究的同仁有所幫助

標簽： verilog FPGA 浮點運算代碼

上傳時間： 2013-12-22

上傳用戶：gyq
用Verilog實現基于FPGA的通用分頻器

用Verilog實現基于FPGA的通用分頻器

標簽： Verilog FPGA 分頻器

上傳時間： 2015-08-20

上傳用戶：songrui
FPGA上的VERILOG語言編程。通過查找表實現直接數字頻率合成。在主控部分通過鍵盤選擇正弦波

FPGA上的VERILOG語言編程。通過查找表實現直接數字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實現1Hz的微調；通過地址變換實現波形相位256級可調；通過DAC0832使波形幅值256級可調；通過FPGA內部RAM實現波形存儲回放；并實現了每秒100HZ掃頻。

標簽： VERILOG FPGA 語言編程查找表

上傳時間： 2015-09-27

上傳用戶：songrui
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計&

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計• 測試• 實驗》課程中多功能數字鐘實驗所要求的所有功能和其它一些擴展功能。包括：基本功能——以數字形式顯示時、分、秒的時間，小時計數器為同步24進制，可手動校時、校分；擴展功能——仿廣播電臺正點報時，任意時刻鬧鐘（選做），自動報整點時數（選做）；其它擴展功能——顯示年月日（能處理大月小月，可手動任意設置年月日），秒表（包括開始、暫停和清零）。

標簽： Cyclone Verilog Altera 144C

上傳時間： 2015-09-27

上傳用戶：1051290259