短波通信由于其固有的優(yōu)點，在無線通信特別是軍事通信中有著很重要的應(yīng)用，國內(nèi)外對短波電臺以及高速調(diào)制解調(diào)器的研究也是相當(dāng)多，然而有些硬件結(jié)構(gòu)相似的電臺信號特征差異卻很大，這極大地限制了不同電臺間的互通互連。而軟件無線電用軟件代替部分硬件，可以通過不同軟件模塊來實現(xiàn)不同的功能，因此利用軟件無線電，可以在相同的硬件平臺上，實現(xiàn)多種短波數(shù)字化業(yè)務(wù)，而本文重點研究的就是基于軟件無線電的短波串行體制。 首先對短波串行體制標(biāo)準(zhǔn)進行了詳細(xì)地研究，并對發(fā)射端實現(xiàn)方法進行了具體的說明。其次闡述了中頻數(shù)字接收機相關(guān)基本理論，在研究信號采樣理論、多速率數(shù)字信號處理理論、濾波器設(shè)計理論、FPGA硬件數(shù)字算法等基礎(chǔ)上，并結(jié)合實際應(yīng)用要求，提出了適合于FPGA實現(xiàn)的數(shù)字化中頻處理系統(tǒng)方案，對系統(tǒng)進行了仿真，驗證了系統(tǒng)方案的可行性，然后通過Verilog編程完成了數(shù)字下變頻的FPGA實現(xiàn)，效果較好。最后對接收端的基帶處理方法進行了一些探索。
標(biāo)簽： FPGA DSP 數(shù)字化 接收機
上傳時間： 2013-07-19
上傳用戶：czh415
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉(zhuǎn)換，對外圍芯片的驅(qū)動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設(shè)計方法，依據(jù)可配置端口電路能實現(xiàn)的功能和工作原理，運用Cadence的設(shè)計軟件，結(jié)合華潤上華0.5μm的工藝庫，設(shè)計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內(nèi)容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設(shè)計的端口電路可以通過配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計的要求。 2.基于TAP Controller的工作原理及它對16種狀態(tài)機轉(zhuǎn)換的控制，對16種狀態(tài)機的轉(zhuǎn)換完成了行為級描述和實現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發(fā)器級聯(lián)的構(gòu)架這一特點，設(shè)計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設(shè)計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數(shù)據(jù)實現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來實現(xiàn)以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設(shè)計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來調(diào)整電路的中點電壓，將端口電路設(shè)計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動大負(fù)載的功能。通過對管子尺寸的大小設(shè)置和驅(qū)動大小的仿真表明：在實現(xiàn)TTL高電平輸出時，最大的驅(qū)動電流達到170mA，而對應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動電流為140mA[8]；同樣，在實現(xiàn)CMOS高電平最大驅(qū)動電流達到200mA,而xilinx4006e的CMOS驅(qū)動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設(shè)計的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實現(xiàn)二次函數(shù)的輸出方式、通過添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動能力更加強大。
標(biāo)簽： FPGA 可配置 端口 電路
上傳時間： 2013-06-03
上傳用戶：aa54
近幾年來，OFDM技術(shù)引起了人們的廣泛注意，根據(jù)這項新技術(shù)，很多相關(guān)協(xié)議被提出來。其中WiMax代表空中接口滿足IEEE802.16標(biāo)準(zhǔn)的寬帶無線通信系統(tǒng)，IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。本文對IEEE802.16d OFDM系統(tǒng)物理層進行了研究，并在XILINX公司的Virtexpro II芯片上實現(xiàn)了基帶算法。 ⑴探討了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現(xiàn)的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結(jié)合計算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計算法最適合802.16d系統(tǒng)的結(jié)論。 ⑵完成了基帶發(fā)射機和接收機的FPGA硬件電路實現(xiàn)。為了使系統(tǒng)的時鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計中采用編寫Verilog程序和使用IP核相結(jié)合的辦法，實現(xiàn)了新的聯(lián)合同步算法，并且通過簡化結(jié)構(gòu)，避免了信道估計算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺對程序進行設(shè)計、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計算結(jié)果相對比。結(jié)果表明，采用16位數(shù)據(jù)總線可達到理想的精度。 ⑶采用串口通信的方式對基帶系統(tǒng)進行了驗證。通過串口通信從功能上表明該系統(tǒng)確實可行。
標(biāo)簽： FPGA OFDM 基帶 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：zhangyigenius
PCI（Peripheral Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標(biāo)準(zhǔn)占有重要地位，基于PCI標(biāo)準(zhǔn)的接口設(shè)計已經(jīng)成為相關(guān)項目開發(fā)中的一個重要的選擇。 目前，現(xiàn)場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開發(fā)過程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計等特點，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的首選。 PCI接口的開發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進行設(shè)計。 本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設(shè)計了一個PCI接口核，并通過自行設(shè)計的試驗板對其進行驗證。為使設(shè)計準(zhǔn)確可靠，在具體模塊的設(shè)計中廣泛采用流水線技術(shù)和狀態(tài)機的方法。 論文最終設(shè)計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的SOPC片內(nèi)外設(shè)，與通用計算機成功進行了通訊。 論文對PCI接口進行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計正確。把設(shè)計下載進FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設(shè)計中系統(tǒng)的需要。本文最后還給出試驗板的具體設(shè)計步驟及驅(qū)動程序的安裝。
標(biāo)簽： FPGA PCI 接口的設(shè)計
上傳時間： 2013-07-28
上傳用戶：372825274
·此書是關(guān)于各種DSP的FPGA實現(xiàn)的書,包括DSP算法原理,算法優(yōu)化,以及FPGA的硬件實現(xiàn),包括完整的VHDL,Verilog HDL代碼!原版教材,市場上沒有賣,掃描版,很清晰
標(biāo)簽： FPGA 算法 教材
上傳時間： 2013-05-20
上傳用戶：bugtamor
altera fpga 和ts201的linkport接口設(shè)計的verilog代碼。好好很強大
標(biāo)簽： linkport altera fpga 201
上傳用戶：fnhhs
利用FPGA的51 ，IP核實現(xiàn)與單片機和ARM的串口通信
標(biāo)簽： FPGA ARM 51 IP核
上傳時間： 2013-08-05
上傳用戶：lalaruby
基于FPGA數(shù)字頻率計的實現(xiàn)，文中有所有的源代碼，僅供參考。
標(biāo)簽： FPGA 數(shù)字頻率計
上傳用戶：13736136189
學(xué)習(xí)FPGA的不錯的文章,有利于自己設(shè)計和編寫程序
標(biāo)簽： FPGA
上傳用戶：xjz632
基FPGA Cyclone II_EP2C5 EP2C8的頻率計
標(biāo)簽： Cyclone EP2C8 II_EP FPGA
上傳用戶：Thuan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
