免费99精品国产自在在线,成入视频在线观看,欧美videossex

fpga-jpeg-verilog

基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)

基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案

標(biāo)簽： FPGA 數(shù)字鎖相環(huán)

上傳時(shí)間： 2013-08-19

上傳用戶：Huge_Brother
基于QUARTUSII軟件實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信源碼

基于QUARTUSII軟件實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語(yǔ)言位verilog HDL

標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA

上傳時(shí)間： 2013-08-20

上傳用戶：it男一枚
arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫的arm9的ip軟核

arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開發(fā)有幫助。

標(biāo)簽： verilog fpga arm9 arm

上傳時(shí)間： 2013-08-23

上傳用戶：xlcky
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR

fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫

標(biāo)簽： fpga FIR 有限字長(zhǎng)

上傳時(shí)間： 2013-08-24

上傳用戶：hz07104032
采用FPGA模擬高動(dòng)態(tài)GPS信號(hào)源中的C／A碼產(chǎn)生器

本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。

標(biāo)簽： FPGA GPS 模擬動(dòng)態(tài)

上傳時(shí)間： 2013-08-31

上傳用戶：pwcsoft
《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航》的配套光盤

《FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航》的配套光盤，Verilog編寫，USB、I2C、MAC的接口設(shè)計(jì)

標(biāo)簽： FPGA 數(shù)字電子開發(fā)實(shí)例導(dǎo)航

上傳時(shí)間： 2013-09-01

上傳用戶：410805624
基于FPGA的can 總線設(shè)計(jì)

基于FPGA的can 總線設(shè)計(jì)，采用verilog語(yǔ)言編寫。在FPGA的開發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。

標(biāo)簽： FPGA can 總線設(shè)計(jì)

上傳時(shí)間： 2013-09-03

上傳用戶：498732662
基于FPGA的I2C總線模擬

基于FPGA的I2C總線模擬，采用verilog HDL語(yǔ)言編寫。

標(biāo)簽： FPGA I2C 總線模擬

上傳時(shí)間： 2013-09-03

上傳用戶：rologne
大型嵌入式設(shè)備FPGA程序

大型嵌入式設(shè)備FPGA程序，verilog HDL語(yǔ)言，實(shí)現(xiàn)DLL和PCM碼流分流。

標(biāo)簽： FPGA 大型嵌入式設(shè)備程序

上傳時(shí)間： 2013-09-06

上傳用戶：gut1234567
基于FPGA的多軸控制器設(shè)計(jì)

介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL 硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用Quartus Ⅱ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且能夠?qū)崿F(xiàn)高精度地位置控制。

標(biāo)簽： FPGA 多軸控制器

上傳時(shí)間： 2014-12-28

上傳用戶：molo

主站蜘蛛池模板：威远县| 常州市| 徐水县| 南投市| 庆城县| 类乌齐县| 合肥市| 大关县| 马边| 甘洛县| 姚安县| 镇宁| 阜宁县| 朝阳区| 富宁县| 白水县| 隆回县| 台山市| 洛浦县| 浮梁县| 江川县| 彰化县| 江津市| 高碑店市| 海宁市| 芒康县| 徐闻县| 清原| 马边| 宜宾市| 和硕县| 津市市| 新泰市| 阜阳市| 吉安市| 辰溪县| 峡江县| 修水县| 孟州市| 平乐县| 新乡市|