亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ip攝像機

  • PCI橋接IP Core的VeriIog HDL實現

    PCI總線是目前最為流行的一種局部性總線 通過對PCI總線一些典型功能的分析以及時序的闡述，利用VetilogHDL設計了一個將非PCI功能設備轉接到PC1總線上的IP Core 同時，通過在ModeISim SE PLUS 6．0 上運行測試程序模塊，得到了理想的仿真數據波形，從軟件上證明了功能的實現。

    標簽： VeriIog Core PCI HDL

    上傳時間： 2014-12-30

    上傳用戶：himbly

  • 成像衛(wèi)星對區(qū)域目標協(xié)同觀測問題研究

    分析了多顆成像衛(wèi)星對區(qū)域目標的協(xié)同觀測問題的特點，提出了基于星載遙感器的幅寬、側擺能力以及衛(wèi)星軌道參數的動態(tài)區(qū)域劃分方法，該方法能夠根據衛(wèi)星參數及偏移參數動態(tài)劃分候選觀測場景，從而充分利用衛(wèi)星每次過境的觀測機會，特別適用于不同衛(wèi)星協(xié)同觀測的情況。在此基礎上建立了多星對區(qū)域目標的協(xié)同觀測問題模型，該模型采用總體覆蓋率來衡量觀測效率，消除了不同衛(wèi)星對區(qū)域目標觀測的交叉重疊帶來的影響。最后提出了模型求解的模擬退火算法。仿真實驗表明，本文提出的方法能夠有效提高多星對區(qū)域目標的協(xié)同觀測效率。

    標簽： 成像衛(wèi)星

    上傳時間： 2013-10-14

    上傳用戶：Ants

  • 基于SOPC技術的異步串行通信IP核的設計

    介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設計和實現。通過將設計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設計的UART IP核可以正常工作。該設計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。

    標簽： SOPC IP核 異步串行通信

    上傳時間： 2013-11-12

    上傳用戶：894448095

  • 雷達目標一維距離像特征提取方法研究

    基于雷達目標一維距離像非衰減指數和模型,文中將遺傳算法和Relax算法相結合求取目標散射中心參數,充分發(fā)揮兩種算法的優(yōu)勢,通過仿真分析證明了文中方法的有效性。

    標簽： 雷達目標 特征提取 方法研究

    上傳時間： 2014-12-30

    上傳用戶：我們的船長

  • 成像測井中基于ARM LPC1788顯示系統(tǒng)的設計

    為了實現對成像測井系統(tǒng)中井下儀器所采集數據的實時顯示，設計了一種基于ARM LPC1788的顯示系統(tǒng)。該系統(tǒng)主要用來接收上位機命令，采集各種模擬信號，將采集數據實時顯示在液晶屏上。軟件部分采用Keil RealView MDK+c語言編程。實際應用表明，該系統(tǒng)具有操作簡便、測試準確的特點，達到了設計要求，滿足成像系統(tǒng)整體需求。

    標簽： 1788 ARM LPC 成像測井

    上傳時間： 2013-11-02

    上傳用戶：lht618

  • 如何仿真IP核(建立modelsim仿真庫完整解析)

    　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有兩個文件對我們比較有用，假設生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

    標簽： modelsim 仿真 IP核 仿真庫

    上傳時間： 2013-10-20

    上傳用戶：lingfei

  • 7.4 基于IP CORE的BLOCK RAM設計修改稿

    7.4 基于IP CORE的BLOCK RAM設計修改稿。

    標簽： BLOCK CORE 7.4 RAM

    上傳時間： 2013-11-07

    上傳用戶：sammi

  • 定制簡單LED的IP核的設計源代碼

    定制簡單LED的IP核的設計源代碼

    標簽： LED 定制 IP核 源代碼

    上傳時間： 2013-10-19

    上傳用戶：gyq

  • 自學ZedBoard：使用IP通過ARM PS訪問FPGA（源代碼）

    　　這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當系統(tǒng)建立完后，產生bitstream，并對外設進行測試。本資料為源代碼，原文設計過程詳見：【 玩轉賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設IP讓ARM PS訪問FPGA？】 　　硬件平臺：Digilent ZedBoard 　　開發(fā)環(huán)境：Windows XP 32 bit 　　軟件： XPS 14.2 +SDK 14.2

    標簽： ZedBoard FPGA ARM 訪問

    上傳時間： 2013-11-06

    上傳用戶：yuchunhai1990

  • 使用LabVIEW FPGA模塊設計IP核

    對于利用LabVIEW FPGA實現RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊。基于已經驗證的設計進行代碼模塊開發(fā)，將使現有IP在未來應用中得到更好的復用，也可以使在不同開發(fā)人員和內部組織之間進行共享和交換的代碼更好服用

    標簽： LabVIEW FPGA IP核 模塊設計

    上傳時間： 2013-10-14

    上傳用戶：xiaodu1124

主站蜘蛛池模板： 文化| 云和县| 闵行区| 长阳| 嵊泗县| 灵台县| 泊头市| 攀枝花市| 唐河县| 灵石县| 丹棱县| 原平市| 绍兴县| 瑞安市| 衡阳县| 武宣县| 武宁县| 广汉市| 遵化市| 兰西县| 彩票| 沈阳市| 临潭县| 昆山市| 久治县| 神池县| 合山市| 滦南县| 鹿泉市| 寻乌县| 民乐县| 大港区| 牙克石市| 枣庄市| 龙山县| 深圳市| 绥芬河市| 烟台市| 句容市| 阿拉善左旗| 娱乐|