ARM常用工具——ftp、燒寫工具、串口工具等等。需要的趕緊來下載吧。免積分咯。 該壓縮文件中包括的工具有：ftp工具-tftp wftpd32， ARM的JTAG口工具-ARMJtagDebugFinal ，Flash燒寫工具-Flashpgm2.24，兩個串口工具-dnw和sscom32
標簽： ARM
上傳時間： 2013-08-03
上傳用戶：f1364628965
基于ARM 微控制器配置FPGA 的實現\r\n摘 要:介紹了基于ARM 內核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實現過程。這是一種靈活和經濟的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統實現的流程、硬件電路設計、J TAG 驅動算法的實現和配置時間的測試結果。
標簽： XILINXFPGA ATMEL 4081 JTAG
上傳時間： 2013-08-15
上傳用戶：gououo
凌力爾特公司的 LT®5575 直接轉換解調器實現了超卓線性度和噪聲性能的完美結合。
上傳時間： 2013-11-10
上傳用戶：mikesering
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統中被廣泛地使用。APD 模塊包含 APD 和一個信號調理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監視器
上傳時間： 2013-11-22
上傳用戶：zhangyigenius
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時間： 2013-12-20
上傳用戶：康郎
許多電信和計算應用都需要一個能夠從非常低輸入電壓獲得工作電源的高效率降壓型 DC/DC 轉換器。高輸出功率同步控制器 LT3740 就是這些應用的理想選擇，該器件能把 2.2V 至 22V 的輸入電源轉換為低至 0.8V 的輸出，並提供 2A 至 20A 的負載電流。其應用包括分布式電源繫統、負載點調節和邏輯電源轉換。
上傳時間： 2013-12-30
上傳用戶：arnold
目前Kinetis 系列MCU 家族中的Cortex-M0+僅支持SWD 調試接口，Cortex-M4 支持JTAG、cJTAG 和SWD 調試接口，同時還具有EzPort 編程接口。
上傳時間： 2013-10-31
上傳用戶：zhouchang199
STM32的基本系統主要涉及下面幾個部分： 1、電源 1)、無論是否使用模擬部分和AD部分，MCU外圍出去VCC和GND，VDDA、VSSA、Vref(如果封裝有該引腳)都必需要連接，不可懸空； 2)、對于每組對應的VDD和GND都應至少放置一個104的陶瓷電容用于濾波，并接該電容應放置盡量靠近MCU； 2、復位、啟動選擇 1)、Boot引腳與JTAG無關。其僅是用于MCU啟動后，判斷執行代碼的起始地址； 2)、在電路設計上可能Boot引腳不會使用，但要求一定要外部連接電阻到地或電源，切不可懸空；
上傳時間： 2013-10-21
上傳用戶：2218870695
AVR32801: UC3A3 Schematic Checklist Features • Power circuit • Reset circuit • USB connection • External bus interface • ABDAC sound DAC interface • JTAG and Nexus debug ports • Clocks and crystal oscillators • MMC, SD-card, SDHC, SDIO and CE-ATA interface 1 Introduction A good hardware design comes from a proper schematic. Since UC3A3 devices have a fair number of pins and functions, the schematic for these devices can be large and quite complex. This application note describes a common checklist which should be used when starting and reviewing the schematics for a UC3A3 design.
標簽： Schematic 32801 UC3A3 Chec
上傳時間： 2014-12-26
上傳用戶：DXM35
