<strike id="iameo"></strike>
AD9981是首款集成自動失調功能的顯示電子器件(DEPL)。自動失調功能通過計算所需的失調設置來工作，從而在箝位期間產生給定的輸出代碼。當自動失調使能時(寄存器0x1B:5 = 1)，寄存器0x0B-0x10的設置由自動失調電路用作期望的箝位代碼(或目標代碼)，而非失調值。電路會在箝位后(但仍在“后肩”期間)輸出代碼和目標代碼作比較，然后上調或下調失調以進行補償。在自動失調模式下，目標代碼為11位二進制補碼字，并將0x0B位7用作紅色通道的符號位(0x0D位7用于綠色通道，0x0F位7用于藍色通道)。
標簽： 9981 AD 自動失調
上傳時間： 2014-12-23
上傳用戶：glxcl
本電路為寬帶直接變頻發射機模擬部分的完整實施方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(PLL)和寬帶集成電壓控制振蕩器(VCO)，本電路支持500 MHz至4.4 GHz范圍內的RF頻率。PLL中的LO執行諧波濾波，確保提供出色的正交精度。低噪聲LDO確保電源管理方案對相位噪聲和EVM沒有不利影響。這種器件組合可以提供500 MHz至4.4 GHz頻率范圍內業界領先的直接變頻發射機性能。
標簽： EVM 寬帶 發射機 直接變頻
上傳時間： 2013-11-23
上傳用戶：墻角有棵樹
AD9880集成自動失調功能。動失調功能通過監控各ADC在箝位期間的輸出并計算所需的失調設置來工作，從而產生給定的輸出代碼。當自動失調功能使能時(寄存器0x1C:7= 1)，“目標代碼”寄存器(0x09、0x0B、0x0D)中的設置由自動失調電路用作期望的箝位代碼。電路會在箝位后(但仍在“后肩”期間)對比輸出代碼和目標代碼，然后上調或下調失調以進行補償。在自動失調模式下，失調寄存器(0x08、0x0A、0x0C)均為8位二進制補碼字格式，各對應寄存器的位7為符號位。
標簽： 9880 AD 自動失調
上傳時間： 2013-10-22
上傳用戶：wanghui2438
圖1所示電路可將高頻單端輸入信號轉換為平衡差分信號，用于驅動16位10 MSPS PulSAR® ADC AD7626。該電路采用低功耗差分放大器ADA4932-1來驅動ADC，最大限度提升AD7626的高頻輸入信號音性能。此器件組合的真正優勢在于低功耗、高性能
標簽： MSPS 7626 ADC AD
上傳時間： 2013-10-21
上傳用戶：佳期如夢
借助AD9981，利用一種雙芯片“乒乓”配置可以實現超過110 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9981設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。
標簽： UXGA 9981 AD 方案
上傳時間： 2013-10-11
上傳用戶：shinesyh
AD5933/AD5934的電流-電壓（I-V）放大級還可能輕微增加信號鏈的不準確性。I-V轉換級易受放大器的偏置電流、失調電壓和CMRR影響。通過選擇適當的外部分立放大器來執行I-V轉換，用戶可挑選一個具有低偏置電流和失調電壓規格、出色CMRR的放大器，提高I-V轉換的精度。該內部放大器隨后可配置成一個簡單的反相增益級。
標簽： 阻抗轉換器 阻抗測量 高精度
上傳時間： 2013-10-27
上傳用戶：wangzeng
借助AD9884A，利用一種雙芯片“乒乓”配置可以實現超過140 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種乒乓配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。
標簽： 9884A UXGA 9884 AD
上傳時間： 2013-10-28
上傳用戶：448949
提出了一種基于仿生小波變換和模糊推理的變步長自適應濾波語音降噪算法。該算法首先用仿生小波變換法對包含噪聲的語音信號進行小波分解，以分離出來的噪聲信號作為自適應濾波器的輸入，選擇基于模糊推理變步長自適應算法對帶噪聲語音信號進行降噪處理，最終實現語音信號的信噪分離，去除語音信號中的噪聲。仿真結果表明，該方法對語音信號有較為明顯的降噪效果。
標簽： 仿生 小波變換 模糊推理 語音降噪
上傳時間： 2013-10-14
上傳用戶：戀天使569
圖1所示電路采用digiPOT+系列數字電位計AD5292、雙通道運算放大器ADA4091-2和基準電壓源ADR512，提供一種低成本、高電壓、單極性DAC。該電路提供10位分辨率，輸出電壓范圍為0 V至30 V，能夠提供最高±20 mA的輸出電流。AD5292可以通過SPI兼容型串行接口編程。
標簽： 5292 30V DAC AD
上傳用戶：yuhaihua_tony
本電路提供一種擴展AD7745/AD7746容性輸入范圍的方法。同時，還說明如何充分利用片內CapDAC，使范圍擴展系數最小，從而優化電路，實現最佳性能。AD7745具有一個電容輸入通道，AD7746則有兩個通道。每個通道均可配置為單端輸入或差分輸入方式。
標簽： AD 7745 7746 擴展
上傳時間： 2013-11-21
上傳用戶：天誠24
蟲蟲下載站版權所有 京ICP備2021023401號-1
