youjizz亚洲,青草久久视频,国产欧美精品日韩区二区麻豆天美

max-<b>log-map</b>

Turbo碼編譯碼以及其FPGA實現(xiàn)的研究

本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進(jìn)行了深入研究。本文首先在理論上對Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對其MAP譯碼算法進(jìn)行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。最后，考慮到硬件實現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進(jìn)行設(shè)計的基礎(chǔ)上提出了一些改進(jìn)的方案，對Turbo碼編碼器設(shè)計中的同步問題進(jìn)行了改進(jìn)，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進(jìn)行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。

標(biāo)簽： Turbo FPGA 編譯碼

上傳時間： 2013-04-24

上傳用戶：wengtianzhu
Turbo碼譯碼算法研究及其FPGA實現(xiàn)

在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了功能時序驗證和FPGA定點仿真測試。

標(biāo)簽： Turbo FPGA 譯碼算法研究

上傳時間： 2013-07-09

上傳用戶：caixiaoxu26
Turbo碼編譯器FPGA設(shè)計與實現(xiàn)

1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動，并成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實際通信系統(tǒng)中。同時，如何實現(xiàn)Turbo碼編譯碼器成為了人們研究的重點。論文以基于FPGA實現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細(xì)分析了對系統(tǒng)性能影響的各個參數(shù)并逐一進(jìn)行選擇，最后對各個選擇的系統(tǒng)進(jìn)行仿真，對仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個參數(shù)。論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計實現(xiàn)和硬件測試，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)和硬件測試。最后完成整個通信系統(tǒng)的搭建和調(diào)試。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了時序功能驗證和FPGA定點仿真測試。

標(biāo)簽： Turbo FPGA 編譯器

上傳時間： 2013-05-30

上傳用戶：www240697738
基于FPGA的Turbo碼編譯碼器研究與實現(xiàn)

本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進(jìn)行了深入的研究。首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計的功能驗證。最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進(jìn)后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時間： 2013-04-24

上傳用戶：haohaoxuexi
包括turbo碼編譯碼程序

包括turbo碼編譯碼程序，譯碼算法包括sova及max-log-map算法，并有完整鏈路驗證其性能。

標(biāo)簽： turbo 編譯碼程序

上傳時間： 2014-01-19

上傳用戶：BIBI
采用 DVB反向鏈路（DVB-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP

采用 DVB反向鏈路（DVB-RCS）標(biāo)準(zhǔn)中的雙二元Turbo碼matlab仿真程序和仿真結(jié)果。支持1/2和1/3碼率。支持MAP，LOG-MAP解碼算法。

標(biāo)簽： DVB-RCS matlab Turbo DVB

上傳時間： 2015-11-19

上傳用戶：xhz1993
基于DSP平臺實現(xiàn)turbo碼Max_Log_MAP算法

基于DSP平臺實現(xiàn)turbo碼Max_Log_MAP算法，基于標(biāo)準(zhǔn)C 語言研究了Turbo 碼Max - Log - MAP 譯碼算法的軟件編程與實現(xiàn),為了提高程序的運行效率,結(jié)合TMS320C6000 系列DSP 芯片的結(jié)構(gòu)與特點采用循環(huán)展開、數(shù)據(jù)的存取優(yōu)化設(shè)計、算法改進(jìn)等措施進(jìn)行了代碼優(yōu)化,給出了測試結(jié)果，非常值得一看

標(biāo)簽： Max_Log_MAP turbo DSP 算法

上傳時間： 2014-01-11

上傳用戶：
這個連接池是直接從JIVE中取出來的

這個連接池是直接從JIVE中取出來的，進(jìn)行了一下修改，使得連接參數(shù)直接在程序中設(shè)定而不是從屬性文件中讀取。 [b]用法：[/b] 先設(shè)定自己的連接參數(shù)，在DbConnectionDefaultPool.java文件的loadProperties方法中。注意你也需要設(shè)定連接池的log文件的存放位置。

標(biāo)簽： JIVE 連接

上傳時間： 2016-11-21

上傳用戶：TF2015
Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

Instead of finding the longest common subsequence, let us try to determine the length of the LCS. 􀂄 Then tracking back to find the LCS. 􀂄 Consider a1a2…am and b1b2…bn. 􀂄 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. 􀂄 Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn 􀂄 Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. 􀂄 Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.

標(biāo)簽： the subsequence determine Instead

上傳時間： 2013-12-17

上傳用戶：evil
MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計及FPGA實現(xiàn)

Turbo碼是一類并行級聯(lián)的系統(tǒng)卷積碼，它是在綜合級聯(lián)碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對編碼器結(jié)構(gòu)的巧妙設(shè)計，多個子碼通過交織器隔離進(jìn)行并行級聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯能力。計算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時，其糾錯性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計周期短、投資小、靈活性強(qiáng)等優(yōu)點，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的理想選擇。本論文以東南大學(xué)移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計。整個譯碼器模塊的設(shè)計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現(xiàn)。

標(biāo)簽： MIMO-GMC Turbo FPGA

上傳時間： 2013-04-24

上傳用戶：shanml

<center id="qogoc"></center>