分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設計中優點，\\r\\n然后結合FSK 信號的產生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發生器模\\r\\n型，以及對FSK 信號發生器模型進行算法級仿真和生成VHDL 語言的方法，并在modelSim\\r\\n中對FSK 信號發生器進行RTL 級仿真，最后介紹了在FPGA 芯片中實現FSK 信號發生器的設\\r\\n計方法。
標簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
FPGA設計全流程：modelSim>>Synplify.Pro>>ISE\\r\\n第一章 modelSim編譯Xilinx庫\\r\\n第二章 調用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內核\\r\\n第四章 綜合后的項目執行\\r\\n第五章 不同類型結構的仿真
上傳時間： 2013-08-20
上傳用戶：cuibaigao
在利用FPGA實現數字信號處理方面，分布式算法發揮著關鍵作用，與傳統的乘積-積結構相比，具有并行處理的高效性特點。詳細研究了基于FPGA、采用分布式算法實現FIR數字濾波器的原理和方法，并通過Xilinx ISE在modelSim下進行了仿真。
上傳時間： 2013-08-30
上傳用戶：宋桃子
本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用modelSim、SYNPLIFY工具分別進行仿真和綜合。
上傳時間： 2013-08-31
上傳用戶：pwcsoft
數字濾波器是數字信號處理領域內的重要組成部分。FIR濾波器又以其嚴格的線性相位及穩定性高等特性被廣泛應用。本文結合MATLAB工具軟件介紹了FIR數字濾波器的設計方法，并在Xilinx的FPGA器件上完成設計實現。最后，使用MATLAB和modelSim軟件對數據進行了分析，證實了設計實現的正確性與可行性。
上傳時間： 2013-10-13
上傳用戶：robter
根據基帶成型濾波器的工作原理，文中設計出了一種基帶成型濾波器的數字實現方案。該方案首先運用MATALB仿真工具得到信號基帶成型后的仿真數據，并將仿真數據存儲在FPGA中，然后通過查表操作實現了數字基帶成型濾波器的功能。文中還給出了通過modelSim得到的信號基帶成型后的仿真結果，仿真結果表明，由該方案所設計的基帶成型濾波器可以很好地完成通信系統中信號的成型特性。
上傳時間： 2013-11-09
上傳用戶：563686540
EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境 由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類 這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的modelSim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用modelSim和 Synplify進行仿真和綜合。 如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。
上傳時間： 2013-11-19
上傳用戶：wxqman
設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執行一條指令。本設計使用modelSim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發板上完成了硬件驗證。
上傳時間： 2013-11-02
上傳用戶：gundan
怎樣寫testbench-xilinx 在ISE 環境中， 當前資源操作窗顯示了資源管理窗口中選中的資源文件能進行的相關操作。在資源管理窗口選中了 testbench 文件后，在當前資源操作窗顯示的 modelSim Simulator 中顯示了4種能進行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如
標簽： testbench-xilinx
上傳時間： 2013-11-14
上傳用戶：467368609
介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時控制多路電機的運動。利用Verilog HDL 硬件描述語言在FPGA中實現了電機控制邏輯，主要包括脈沖控制信號產生、加減速控制、編碼器反饋信號的辨向和細分、絕對位移記錄、限位信號保護邏輯等。論文中給出了FPGA內部一些核心邏輯單元的實現，并利用Quartus Ⅱ、modelSim SE軟件對關鍵邏輯及時序進行了仿真。實際使用表明該控制器可以很好控制多軸電機的運動，并且能夠實現高精度地位置控制。
上傳時間： 2014-12-28
上傳用戶：molo
