DE2_PIO Controller For Altera SOPC Builder and NIOS on DE2 kit board
標(biāo)簽： Controller Builder Altera board
上傳時間： 2015-11-25
上傳用戶：mikesering
使用說明對於modelsim的如何操作和使用及安裝的如何安裝
上傳時間： 2015-11-26
上傳用戶：royzhangsz
Altera原版PCI開發(fā)板原理圖EP2C35
上傳時間： 2015-11-26
上傳用戶：lyy1234
This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOTE: the test bench cannot be simulated with DDR enabled because the Altera pads do not have the correct delay models. * How to program the flash prom with a FPGA programming file 1. Create a hex file of the programming file with Quartus. 2. Convert it to srecord and adjust the load address: objcopy --adjust-vma=0x800000 output_file.hexout -O srec fpga.srec 3. Program the flash memory using grmon: flash erase 0x800000 0xb00000 flash load fpga.srec
標(biāo)簽： Development Startix2 tailored Altera
上傳時間： 2014-01-19
上傳用戶：chongcongying
Altera公司Quartus II軟件的邏輯分析使用流程，中文版本。該文件詳細(xì)說明了使用SingalTapII的流程和基本使用方法，對使用FPGA的人有很大幫助。
標(biāo)簽： Quartus Altera 軟件 流程
上傳時間： 2013-12-27
上傳用戶：頂?shù)弥?/p>
Modelsim中文教程,我看有這方面需要的朋友很多，但是站內(nèi)的資源太少，和大家共享一下吧！
上傳時間： 2014-07-01
上傳用戶：13517191407
niosII的一個例子！NIOSII是ALTERA出的一個軟核處理器，可定制組件，可隨時更改設(shè)計而不需要修改線路板！
標(biāo)簽： niosII NIOSII ALTERA 軟核處理器
上傳時間： 2014-01-27
上傳用戶：vodssv
ALTERA 的關(guān)于對SDRAM控制器操作的verilog相關(guān)程序，很不錯絕對值得借鑒。
標(biāo)簽： verilog ALTERA SDRAM 控制器
上傳時間： 2015-12-03
上傳用戶：nanxia
ALTERA關(guān)于CCD的一些verilog程序，都通過運(yùn)行無誤的。
標(biāo)簽： verilog ALTERA CCD 程序
上傳時間： 2015-12-03
上傳用戶：sdq_123
altera的ip核，在sopcbuilder中添加后，在niosII IDE中可以用一條語句實現(xiàn)，音頻解碼的輸出。
標(biāo)簽： altera
上傳時間： 2015-12-06
上傳用戶：zhangyigenius
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="kgyis"></strike>