USB主機(jī)和設(shè)備的verilog代碼，實(shí)現(xiàn)了USB1.1協(xié)議規(guī)范的要求
標(biāo)簽： verilog USB 主機(jī) 設(shè)備
上傳時(shí)間： 2015-04-09
上傳用戶：標(biāo)點(diǎn)符號(hào)
MD5算法的verilog實(shí)現(xiàn)，同時(shí)包含有testbench。
標(biāo)簽： verilog MD5 算法
上傳時(shí)間： 2014-01-09
上傳用戶：1159797854
用Verilog HDL實(shí)現(xiàn)I2C總線功能，對(duì)I2C總線有很大幫助
標(biāo)簽： Verilog HDL I2C 總線
上傳時(shí)間： 2013-12-31
上傳用戶：zhouchang199
This document describes how to complie keyboard and mouse driver. 鍵盤驅(qū)動(dòng)
標(biāo)簽： describes document keyboard complie
上傳時(shí)間： 2013-12-19
上傳用戶：1051290259
des加密算法的verilog語言的實(shí)現(xiàn)
標(biāo)簽： verilog des 加密算法 語言
上傳時(shí)間： 2015-04-10
上傳用戶：leixinzhuo
采用verilog編寫的串口通信程序，采用了狀態(tài)機(jī)設(shè)計(jì)！程序簡(jiǎn)單，消耗資源少
標(biāo)簽： verilog 編寫 串口通信 程序
上傳時(shí)間： 2014-12-08
上傳用戶：yd19890720
此設(shè)計(jì)采用Verilog HDL硬件語言設(shè)計(jì),在掌宇開發(fā)板上實(shí)現(xiàn). 將整個(gè)電路分為兩個(gè)子模塊，一個(gè)提供同步信號(hào)（H_SYNC和V_SYNC）及像素位置信息；另一個(gè)接收像素位置信息，并輸出顏色信號(hào)。這樣便于進(jìn)行圖形修改，同時(shí)也容易實(shí)現(xiàn)
標(biāo)簽： Verilog HDL 硬件語言設(shè)計(jì) 開發(fā)板
上傳時(shí)間： 2015-04-11
上傳用戶：myworkpost
采用Verilog HDL設(shè)計(jì),在掌宇智能開發(fā)板上得到實(shí)現(xiàn) 根據(jù)搶答器的原理，整個(gè)電路可劃分為三部分：采樣電路、門控電路和譯碼電路
標(biāo)簽： Verilog HDL 開發(fā)板 搶答器
上傳時(shí)間： 2013-12-21
上傳用戶：zgu489
采用Verilog HDL設(shè)計(jì)，在Altera EP1S10S780C6開發(fā)板上實(shí)現(xiàn) 選取6MHz為基準(zhǔn)頻率，演奏的是梁祝樂曲
標(biāo)簽： Verilog HDL
上傳用戶：chongcongying
Verilog編寫的M序列發(fā)生器，希望能對(duì)大家?guī)韼椭?/p>
標(biāo)簽： Verilog M序列 編寫 發(fā)生器
上傳時(shí)間： 2014-01-11
上傳用戶：zhliu007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
