<strike id="i6e4o"></strike>
加法器（使用verilog編寫的）,雖然簡單，但是這也是學習verilog最基礎的東西！希望大家一起學習！
標簽： verilog 加法器 編寫
上傳時間： 2013-12-10
上傳用戶：410805624
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構，與如何開發處理器，相信會有很大的啟發。
標簽： verilog
上傳時間： 2014-12-08
上傳用戶：ikemada
用verilog編寫的網卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看
標簽： verilog rtl 編寫 網卡芯片
上傳時間： 2015-03-31
上傳用戶：lxm
結合XILINXCPLD所做的模擬RS232通信verilog源程序
標簽： XILINXCPLD verilog 232 RS
上傳用戶：hustfanenze
能綜合的YCrCb2RGB模塊（verilog)_采用3級流水線,用fpga做小數運算，還有就是流水線技術
標簽： YCrCb2RGB verilog fpga 模塊
上傳時間： 2013-12-06
上傳用戶：aa17807091
我用過的verilog hdl寫的SDRAM core源程序,經過測試應用
標簽： verilog SDRAM core hdl
上傳用戶：15071087253
This free cpu-ip! use verilog
標簽： verilog cpu-ip This free
上傳時間： 2015-04-02
上傳用戶：lz4v4
基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。
標簽： Verilog FPGA FFT 傅立葉變換
上傳用戶：aysyzxzm
Verilog HDL硬件描述語言的教程
標簽： Verilog HDL 硬件描述語言 教程
上傳時間： 2015-04-04
上傳用戶：lnnn30
8051的Verilog
標簽： Verilog 8051
上傳時間： 2013-12-09
上傳用戶：498732662
蟲蟲下載站版權所有 京ICP備2021023401號-1
<li id="iqeya"></li>
<dl id="iqeya"></dl>
