中文字幕av一区二区三区佐山爱 ,天天躁日日躁成人字幕aⅴ,亚洲黄色av

mouse-Verilog

Verilog&Vhdl混語(yǔ)言對(duì)SDRAM的控制源代碼

Verilog&Vhdl混語(yǔ)言對(duì)SDRAM的控制源代碼，提供了很好的例子，頂層文件為sdrm.v！

標(biāo)簽： Verilog SDRAM Vhdl 語(yǔ)言

上傳時(shí)間： 2015-03-23

上傳用戶：黑漆漆
verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言

verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章

標(biāo)簽： verilog hdl 135 C語(yǔ)言

上傳時(shí)間： 2013-12-12

上傳用戶：rocketrevenge
verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言

verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章

標(biāo)簽： verilog hdl 135 C語(yǔ)言

上傳時(shí)間： 2013-12-09

上傳用戶：cuiyashuo
verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言

verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言，便于學(xué)習(xí)。本文檔帶有源代碼，9-10章

標(biāo)簽： verilog hdl 135 C語(yǔ)言

上傳時(shí)間： 2013-12-26

上傳用戶：qb1993225
verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言

verilog hdl教程135例:verilog hdl語(yǔ)言類(lèi)似于C語(yǔ)言，便于學(xué)習(xí)。本文檔帶有源代碼，11-12章

標(biāo)簽： verilog hdl 135 C語(yǔ)言

上傳時(shí)間： 2015-03-24

上傳用戶：zhaoq123
overlay mouse for youself

overlay mouse for youself

標(biāo)簽： overlay youself mouse for

上傳時(shí)間： 2015-03-26

上傳用戶：haoxiyizhong
這是一個(gè)Verilog HDL編寫(xiě)的RISC cpu的程序

這是一個(gè)Verilog HDL編寫(xiě)的RISC cpu的程序，該程序共10個(gè)子程序，實(shí)現(xiàn)了簡(jiǎn)單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語(yǔ)言，及設(shè)計(jì)方法。該程序通過(guò)了modelsim仿真驗(yàn)證。

標(biāo)簽： Verilog RISC HDL cpu

上傳時(shí)間： 2015-03-26

上傳用戶：qiao8960
PIC MCU USB Keyboard/Mouse Combination Device C sample

PIC MCU USB Keyboard/Mouse Combination Device C sample

標(biāo)簽： Combination Keyboard Device sample

上傳時(shí)間： 2015-03-27

上傳用戶：xjz632
減1計(jì)數(shù)器一、設(shè)計(jì)要求用Verilog HDL語(yǔ)言設(shè)計(jì)一個(gè)計(jì)數(shù)器。要求計(jì)數(shù)器具有異步置位/復(fù)位功能

減1計(jì)數(shù)器一、設(shè)計(jì)要求用Verilog HDL語(yǔ)言設(shè)計(jì)一個(gè)計(jì)數(shù)器。要求計(jì)數(shù)器具有異步置位/復(fù)位功能，可以進(jìn)行自增和自減計(jì)數(shù)，其計(jì)數(shù)周期為2^N（N為二進(jìn)制位數(shù)）。二、設(shè)計(jì)原理輸入/輸出說(shuō)明： d：異步置數(shù)數(shù)據(jù)輸入； q：當(dāng)前計(jì)數(shù)器數(shù)據(jù)輸出； clock：時(shí)鐘脈沖； count_en：計(jì)數(shù)器計(jì)數(shù)使能控制（1：計(jì)數(shù)/0：停止計(jì)數(shù)）； updown：計(jì)數(shù)器進(jìn)行自加/自減運(yùn)算控制（1：自加/0：自減）； load_d

標(biāo)簽： Verilog 計(jì)數(shù)器 HDL 減

上傳時(shí)間： 2015-03-28

上傳用戶：zycidjl
這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.

這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.

標(biāo)簽： verilog source code

上傳時(shí)間： 2015-03-29

上傳用戶：lanwei

主站蜘蛛池模板：平和县| 稻城县| 奉贤区| 三台县| 根河市| 宁河县| 天镇县| 南昌县| 灌南县| 太和县| 安平县| 山西省| 广饶县| 定边县| 衢州市| 浮梁县| 荆门市| 定远县| 辰溪县| 麻城市| 鞍山市| 安塞县| 福海县| 兴宁市| 溆浦县| 博野县| 浑源县| 东兴市| 台中县| 德州市| 云龙县| 汕尾市| 吉林市| 奉化市| 无锡市| 蓬莱市| 安丘市| 盐山县| 嵩明县| 威远县| 平度市|