亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

vhdl語言EDA實(shí)驗(yàn)

vhdl語言 EDA 2實(shí)驗(yàn)

標(biāo)簽： vhdl EDA 語言 實(shí)驗(yàn)

上傳時(shí)間： 2013-11-06

上傳用戶：bqc1245824354

基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)與仿真

文中詳細(xì)介紹了QPSK技術(shù)的工作原理和QPSK調(diào)制、解調(diào)的系統(tǒng)設(shè)計(jì)方案，并通過VHDL語言編寫調(diào)制解調(diào)程序和QuartusII軟件建模對(duì)程序進(jìn)行仿真，通過引腳鎖定，下載程序到FPGA芯片EP1K30TC144-3中驗(yàn)證。軟件仿真和硬件驗(yàn)證結(jié)果表明了該設(shè)計(jì)的正確性和可行性，由于采用FPGA芯片，減小了硬件設(shè)計(jì)的復(fù)雜性，該設(shè)計(jì)具有便于移植維護(hù)和升級(jí)的特點(diǎn)。

標(biāo)簽： VHDL QPSK 調(diào)制解調(diào) 系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2013-10-09

上傳用戶：stewart·

FPGA用VHDL語言編寫24小時(shí)時(shí)鐘

簡單明了的VHDL程序?qū)崿F(xiàn)24小時(shí)計(jì)時(shí)時(shí)鐘！

標(biāo)簽： FPGA VHDL 語言 編寫

上傳時(shí)間： 2013-11-02

上傳用戶：nem567397

vhdl語言例程集錦

vhdl語言例程集錦

標(biāo)簽： vhdl 語言 集錦

上傳時(shí)間： 2013-10-11

上傳用戶：rocketrevenge

使用VHDL進(jìn)行分頻器設(shè)計(jì)

基于VHDL語言的多種分頻程序

標(biāo)簽： VHDL 分頻器

上傳時(shí)間： 2013-11-02

上傳用戶：xjz632

頻率掃描的VHDL完整代碼

大家好，剛剛參加電子發(fā)燒友論壇，分享給大家一個(gè)我以前做的一個(gè)頻率掃描的VHDL代碼，希望大家喜歡?。?！

標(biāo)簽： VHDL 頻率掃描 代碼

上傳時(shí)間： 2013-10-14

上傳用戶：chongchongsunnan

VHDL代碼風(fēng)格和常見的語法錯(cuò)誤分析

VHDL代碼風(fēng)格和常見的語法錯(cuò)誤分析

標(biāo)簽： VHDL 代碼 錯(cuò)誤 分

上傳時(shí)間： 2013-10-18

上傳用戶：KSLYZ

VHDL程序?qū)嵗?/a>

標(biāo)簽： VHDL 上傳時(shí)間： 2013-10-30

EDA技術(shù)與VHDL程序設(shè)計(jì)基礎(chǔ)教程 PPT

EDA技術(shù)與VHDL程序設(shè)計(jì)基礎(chǔ)教程

標(biāo)簽： VHDL EDA 程序設(shè)計(jì)

上傳時(shí)間： 2013-11-18

上傳用戶：fqscfqj

VHDL語言與數(shù)字邏輯電路設(shè)計(jì)

vhdl語言入門設(shè)計(jì)

標(biāo)簽： VHDL 語言 數(shù)字邏輯 電路設(shè)計(jì)

上傳時(shí)間： 2013-11-07

上傳用戶：603100257