相 關 資 源

• 本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計免費下載

  資源簡介：本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可...

  標簽： FPGA CPLD VHDL 分頻器

  上傳時間： 2013-12-15

  上傳用戶：從此走出陰霾

• 基于VHDL的分頻器設計免費下載

  資源簡介：基于VHDL的分頻器設計，這是源碼希望對大家有用。

  標簽： VHDL 分頻器

  上傳時間： 2014-01-25

  上傳用戶：watch100

• 基于VHDL的分頻器設計免費下載

  資源簡介：基于VHDL的分頻器設計，分頻器在數字系統設計中應用頻繁

  標簽： VHDL 分頻器

  上傳時間： 2017-03-31

  上傳用戶：腳趾頭

• 使用VHDL進行分頻器設計免費下載

  資源簡介：基于VHDL語言的多種分頻程序

  標簽： VHDL 分頻器

  上傳時間： 2013-10-27

  上傳用戶：dongbaobao

• 使用VHDL進行分頻器設計免費下載

  資源簡介：基于VHDL語言的多種分頻程序

  標簽： VHDL 分頻器

  上傳時間： 2013-11-02

  上傳用戶：xjz632

• 《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫免費下載

  資源簡介：《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫

  標簽： VHDL EDA 分頻器 實驗

  上傳時間： 2013-11-29

  上傳用戶：star_in_rain

• 基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 基于VHDL的數控分頻器設計的源代碼及仿真免費下載

  資源簡介：基于VHDL的數控分頻器設計的源代碼及仿真

  標簽： VHDL 數控 分頻器 仿真

  上傳時間： 2016-02-11

  上傳用戶：410805624

• 數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性免費下載

  資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...

  標簽： VHDL 數控 分頻器 修改

  上傳時間： 2014-11-29

  上傳用戶：1051290259

• 使用verilog編寫分頻器免費下載

  資源簡介：使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進行任意奇偶分頻

  標簽： verilog 編寫 分頻器

  上傳時間： 2016-01-23

  上傳用戶：stvnash

• 數控分頻器設計:對于一個加法計數器免費下載

  資源簡介：數控分頻器設計:對于一個加法計數器，裝載不同的計數初始值時，會有不同頻率的溢出輸出信號。計數器溢出時，輸出‘1’電平，同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號；否則輸出‘0’電平。

  標簽： 數控 分頻器 加法 計數器

  上傳時間： 2015-07-16

  上傳用戶：wxhwjf

• 好的分頻器設計程序免費下載

  資源簡介：好的分頻器設計程序，有三個，二分頻，八分頻隨便改，比較實用

  標簽： 分頻器 設計程序

  上傳時間： 2016-07-15

  上傳用戶：songyue1991

• 利用數控分頻器設計硬件電子琴.硬件電子琴電路模塊設計免費下載

  資源簡介：利用數控分頻器設計硬件電子琴.硬件電子琴電路模塊設計

  標簽： 硬件 電子琴 數控 分頻器

  上傳時間： 2013-11-28

  上傳用戶：Shaikh

• 利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23）免費下載

  資源簡介：利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。

  標簽： HEX 計數器 模 1Hz

  上傳時間： 2014-12-20

  上傳用戶：dbs012280

• 分別用分頻比交錯法及累加器分頻法完成非整數分頻器設計。免費下載

  資源簡介：分別用分頻比交錯法及累加器分頻法完成非整數分頻器設計。

  標簽： 分頻 分 累加器 整數

  上傳時間： 2014-01-01

  上傳用戶：shus521

• VHDL分頻器設計免費下載

  資源簡介：分頻器的設計，十分簡單好用。入門用戶的好選擇，不容錯過。

  標簽： EDA VHDL 分頻

  上傳時間： 2015-12-15

  上傳用戶：519548978

• 用verilog實現fpga的通用分頻器的實現免費下載

  資源簡介：用verilog實現了奇數和偶數不同的分頻器設計

  標簽： verilog fpga 分頻器

  上傳時間： 2016-07-11

  上傳用戶：jhjjh

• 本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用VHDL語言編程免費下載

  資源簡介：本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現。 關鍵詞：半整數，可控分頻器，VHDL, FPGA

  標簽： VHDL 分頻 整數 系數

  上傳時間： 2015-11-27

  上傳用戶：tyler

• 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL免費下載

  資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...

  標簽： altera FPGA PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx

• 本文主要介紹了50％占空比三分頻器的三種設計方法免費下載

  資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、VHDL設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進行。

  標簽： 三分頻 設計方法

  上傳時間： 2014-01-25

  上傳用戶：凌云御清風

• 任意整數分頻器的VHDL源程序,放心使用. 無版權問題,歡迎copy.免費下載

  資源簡介：任意整數分頻器的VHDL源程序,放心使用. 無版權問題,歡迎copy.

  標簽： VHDL copy 整數 分頻器

  上傳時間： 2016-01-28

  上傳用戶：372825274

• EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器免費下載

  資源簡介：EDA常用計數函數VHDL程序設計,基于VHDL的交通燈設計實例&分頻器

  標簽： VHDL EDA 函數 交通燈

  上傳時間： 2013-12-23

  上傳用戶：yyq123456789

• 一個可實現多倍（次）分頻器VHDL源代碼設計免費下載

  資源簡介：一個可實現多倍（次）分頻器VHDL源代碼設計

  標簽： VHDL 分頻器 源代碼

  上傳時間： 2014-01-27

  上傳用戶：2467478207

• VHDL程序來讓蜂鳴器發出音樂的聲音 這種電路設計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數器讀取樂譜 另外還可以擴展 使其顯示音符免費下載

  資源簡介：VHDL程序來讓蜂鳴器發出音樂的聲音 這種電路設計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數器讀取樂譜 另外還可以擴展 使其顯示音符 這是一個做好了的 就是ROM沒填譜

  標簽： VHDL ROM 程序 電路設計

  上傳時間： 2017-08-03

  上傳用戶：ruan2570406

• 這是用VHDL語言寫的32位分頻器的程序免費下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。

  標簽： VHDL 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 基于VHDL語言描述的一個分頻器免費下載

  資源簡介：基于VHDL語言描述的一個分頻器，根據端口值，可作為四分頻，八分頻等分頻器使用。

  標簽： VHDL 語言 分頻器

  上傳時間： 2013-12-31

  上傳用戶：集美慧

• VHDL分頻器免費下載

  資源簡介：VHDL分頻器，利用分頻比較錯法，要實現K=324/28=8.3571428571...的分頻周期為28，18個8分頻和10個9分頻循環，所以設一個０到２7的循環計數器，每當1、4、7、10、13、16、19、22、27時進行9分頻，其他時為8分頻；為使占空比盡量接近50％，需要在每一個8或9分頻...

  標簽： VHDL 分頻器

  上傳時間： 2013-11-29

  上傳用戶：1079836864

• 介紹了各種分頻器的設計免費下載

  資源簡介：介紹了各種分頻器的設計，VHDL描述。包括偶數分頻器，奇數分頻器，辦整數分頻器

  標簽： 分頻器

  上傳時間： 2017-05-18

  上傳用戶：haohaoxuexi

• 基于Quartus II的數控分頻器的項目設計免費下載

  資源簡介：基于Quartus II的數控分頻器的項目設計，實現對時鐘信號的任意進制分頻，包含了項目文件和VHDL源代碼

  標簽： Quartus 數控 分頻器 項目設計

  上傳時間： 2017-07-18

  上傳用戶：yangbo69

• 分頻器 FPGＡ程序設計　二分頻免費下載

  資源簡介：分頻器 FPGＡ程序設計　二分頻　對硬件設計有很大用處\r\n

  標簽： FPG 分頻器 二分頻 程序設計

  上傳時間： 2013-08-31

  上傳用戶：lhc9102