-
隨著 微 電 子技術(shù)的飛速發(fā)展，電子產(chǎn)品越來越微型化，集成化，自動化，低廉化，進(jìn)而推動著其它許多產(chǎn)業(yè)的發(fā)展。特別進(jìn)人21世紀(jì)以來，生物技術(shù)與電子技術(shù)的結(jié)合，成為高科技領(lǐng)域的研究熱點(diǎn)。199()年由瑞士的Manz和Widmer首先提出的“微全分析系統(tǒng)”〔’〕(microto talan alysissy stems，即ptTAS)，通俗地稱為“建在芯片上的實(shí)驗室”(Lab on a chip)或簡稱芯片實(shí)驗室(Lab chip)，主要組成部分為電泳芯片，同時是進(jìn)樣，分離和檢測為一體的微型裝置，其在電泳實(shí)驗中的高效檢測性能為生物化學(xué)分析儀器發(fā)展提供了一種借鑒。p.TAS廣泛應(yīng)用于生物醫(yī)學(xué)、環(huán)境檢測、食品衛(wèi)生、科學(xué)以及國防等眾多領(lǐng)域。目前 應(yīng) 用 的大多為多通道的毛細(xì)管電泳芯片，這也是芯片發(fā)展的一個必然趨勢。這不僅對電泳芯片本身的設(shè)計和制作提出了更高的要求，也對傳感器和數(shù)據(jù)處理技術(shù)提出了新的挑戰(zhàn)。考慮成本，集成度，控制能力以及可靠性方面的因素，本系統(tǒng)采用單片機(jī)作為實(shí)時數(shù)據(jù)處理、控制以及通訊的硬件平臺。如果系統(tǒng)中既有實(shí)時的通信任務(wù)，同時又有其他實(shí)時任務(wù)，采用一個廉價的單片機(jī)，資源會比較緊張，不僅實(shí)現(xiàn)困難，結(jié)構(gòu)復(fù)雜，而且效果可能不滿意。而采用高性能的處理器，又浪費(fèi)了其有效資源，所以本系統(tǒng)采用兩個MCU協(xié)同工作，以并行/分布式多機(jī)的思想，構(gòu)成了電泳芯 片核心的雙單片機(jī)系統(tǒng)結(jié)構(gòu)。微全 分 析 系 統(tǒng) 進(jìn)行的多項實(shí)時任務(wù)，可以劃分為以下 幾個模塊:①采集模塊。負(fù)責(zé)對外圍檢驗設(shè)備進(jìn)行控 制以及對傳送過來的信號進(jìn)行采集和分析;②交互模 塊。通過液晶顯示，鍵盤掃描，以及打印等實(shí)現(xiàn)實(shí)驗人 員對前端采集電路的交互操作;③雙單片機(jī)控制和通 信模塊。協(xié)調(diào)雙單片機(jī)之間的數(shù)據(jù)傳輸和指令傳輸 ;④網(wǎng)絡(luò)傳輸模塊。其中一個單片機(jī)通過以太網(wǎng)發(fā)送接 收數(shù)據(jù)到上位機(jī)。本文提出一種實(shí)時多任務(wù)的雙單片 機(jī)控制和通信系統(tǒng)[31的設(shè)計，一個MCU基于TCP /IP網(wǎng)絡(luò)模塊的實(shí)現(xiàn)。
標(biāo)簽：
TCPIP
雙單片機(jī)
數(shù)據(jù)采集系統(tǒng)
網(wǎng)絡(luò)模塊
上傳時間：
2013-11-15
上傳用戶：wangdean1101
-
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and system-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high pin counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
標(biāo)簽：
封裝
器件
用戶
賽靈思
上傳時間：
2013-10-22
上傳用戶：ztj182002
-
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時間：
2013-11-06
上傳用戶：smallfish
-
The C8051F020/1/2/3 devices are fully integrated mixed-signal System-on-a-Chip MCUs with 64 digital I/O pins (C8051F020/2) or 32 digital I/O pins (C8051F021/3). Highlighted features are listed below; refer to Table 1.1 for specific product feature selection.
標(biāo)簽：
C8051F020
數(shù)據(jù)手冊
上傳時間：
2013-11-08
上傳用戶：lwq11
-
LVDS、xECL、CML（低電壓差分信號傳輸、發(fā)射級耦合邏輯、電流模式邏輯）………4多點(diǎn)式低電壓差分信號傳輸(M-LVDS) ……………………………………………………8數(shù)字隔離器 ………………………………………………………………………………10RS-485/422 …………………………………………………………………………………11RS-232………………………………………………………………………………………13UART（通用異步收發(fā)機(jī)）…………………………………………………………………16CAN（控制器局域網(wǎng)）……………………………………………………………………18FlatLinkTM 3G ………………………………………………………………………………19SerDes（串行G 比特收發(fā)機(jī)及LVDS）……………………………………………………20DVI（數(shù)字視頻接口）/PanelBusTM ………………………………………………………22TMDS（最小化傳輸差分信號） …………………………………………………………24USB 集線器控制器及外設(shè)器件 …………………………………………………………25USB 接口保護(hù) ……………………………………………………………………………26USB 電源管理 ……………………………………………………………………………27PCI Express® ………………………………………………………………………………29PCI 橋接器 …………………………………………………………………………………33卡總線 (CardBus) 電源開關(guān) ………………………………………………………………341394 (FireWire®, 火線®) ……………………………………………………………………36GTLP (Gunning Transceiver Logic Plus，體效應(yīng)收發(fā)機(jī)邏輯+) ………………………………39VME（Versa Module Eurocard）總線 ………………………………………………………41時鐘分配電路 ……………………………………………………………………………42交叉參考指南 ……………………………………………………………………………43器件索引 …………………………………………………………………………………47技術(shù)支持 …………………………………………………………………………………48
德州儀器（TI）為您提供了完備的接口解決方案，使得您的產(chǎn)品別具一格，并加速了產(chǎn)品面市。憑借著在高速、復(fù)合信號電路、系統(tǒng)級芯片 (system-on-a-chip ) 集成以及先進(jìn)的產(chǎn)品開發(fā)工藝方面的技術(shù)專長，我們將能為您提供硅芯片、支持工具、軟件和技術(shù)文檔，使您能夠按時的完成并將最佳的產(chǎn)品推向市場，同時占據(jù)一個具有競爭力的價格。本選擇指南為您提供與下列器件系列有關(guān)的設(shè)計考慮因素、技術(shù)概述、產(chǎn)品組合圖示、參數(shù)表以及資源信息：
標(biāo)簽：
接口
選擇指南
上傳時間：
2013-10-21
上傳用戶：Jerry_Chow
-
Introduction to Xilinx Packaging Electronic packages are interconnectable housings for semiconductor devices. The major functions of the electronic packages are to provide electrical interconnections between the IC and the board and to efficiently remove heat generated by the device. Feature sizes are constantly shrinking, resulting in increased number of transistors being packed into the device. Today's submicron technology is also enabling large-scale functional integration and system-on-a-chip solutions. In order to keep pace with these new advancements in silicon technologies, semiconductor packages have also evolved to provide improved device functionality and performance. Feature size at the device level is driving package feature sizes down to the design rules of the early transistors. To meet these demands, electronic packages must be flexible to address high pin counts, reduced pitch and form factor requirements. At the same time,packages must be reliable and cost effective.
標(biāo)簽：
封裝
器件
用戶
賽靈思
上傳時間：
2013-11-21
上傳用戶：不懂夜的黑
-
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進(jìn)了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議
為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標(biāo)準(zhǔn)的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點(diǎn)到點(diǎn)串行數(shù)據(jù)傳輸, 同時其可擴(kuò)展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費(fèi)。本文提出的設(shè)計方案可以改進(jìn)Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實(shí)現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
標(biāo)簽：
Rocket
2.5
高速串行
收發(fā)器
上傳時間：
2013-10-13
上傳用戶：lml1234lml
-
題目：利用條件運(yùn)算符的嵌套來完成此題：學(xué)習(xí)成績>=90分的同學(xué)用A表示，60-89分之間的用B表示，60分以下的用C表示。 1.程序分析：(a>b)?a:b這是條件運(yùn)算符的基本例子。
標(biāo)簽：
gt
90
運(yùn)算符
嵌套
上傳時間：
2015-01-08
上傳用戶：lifangyuan12
-
RSA算法 :首先, 找出三個數(shù), p, q, r, 其中 p, q 是兩個相異的質(zhì)數(shù), r 是與 (p-1)(q-1) 互質(zhì)的數(shù)...... p, q, r 這三個數(shù)便是 person_key，接著, 找出 m, 使得 r^m == 1 mod (p-1)(q-1)..... 這個 m 一定存在, 因為 r 與 (p-1)(q-1) 互質(zhì), 用輾轉(zhuǎn)相除法就可以得到了..... 再來, 計算 n = pq....... m, n 這兩個數(shù)便是 public_key ，編碼過程是, 若資料為 a, 將其看成是一個大整數(shù), 假設(shè) a < n.... 如果 a >= n 的話, 就將 a 表成 s 進(jìn)位 (s
標(biāo)簽：
person_key
RSA
算法
上傳時間：
2013-12-14
上傳用戶：zhuyibin
-
源代碼\用動態(tài)規(guī)劃算法計算序列關(guān)系個數(shù)
用關(guān)系"<"和"="將3個數(shù)a，b，c依次序排列時，有13種不同的序列關(guān)系：
a=b=c,a=b<c,a<b=v,a<b<c,a<c<b
a=c<b,b<a=c,b<a<c,b<c<a,b=c<a
c<a=b,c<a<b,c<b<a
若要將n個數(shù)依序列，設(shè)計一個動態(tài)規(guī)劃算法，計算出有多少種不同的序列關(guān)系，
要求算法只占用O(n),只耗時O(n*n).
標(biāo)簽：
lt
源代碼
動態(tài)規(guī)劃
序列
上傳時間：
2013-12-26
上傳用戶：siguazgb
